Устройство тактовой синхронизации

 

Изобретеяие относится к области электросвязи и м.б. использовано в системах передачи дискретной информации . Цель изобретения - повышение точности синхронизации в условиях помех без снижения быстродействия. Устр-во содержит дифференцирующий блок (ДБ) 1, задающий г-р 2, делитель 3 частоты, фазовый дискриминатор (ФД) 4, формирователь 5 корректирующих сигналов, блок добавленияисключения 6 импульсов, блок задержки (БЗ) 7, элемент И 9. В устр-во введены элемент ИЛИ 8 и дополнительные элементы И 10,-10„. Фронты элементов сообщения с выхода ДБ 1 поступают на вход БЗ 7 и первые входы элемента И 9 и дополнительных элементов И 10, на вторые входы которых поступают фронты входных элементов, задержанные на длительность, кратную одному элементу сообщения. Фронты неискаженных элементов сообщения с выхода элемента ИЛИ 8 поступают на вход ФД 4. Формирователь 5 производит усреднение импульсов и формирует выходные корректирующие импульсы, управляющие работой блока добавленияисключения 6 путем изменения кол-ва импульсов, поступающих на вход делителя 3. 2 ил. S (/: с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Еи 4 Н 04 1- 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Г 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 399911 7/ 24-09 (22) 29. 12. 85 (46) 07.08. 88. Бюл. М 29 (72) Г.К.Болотин и Н.И.Пунтус (53) 621. 396. 223 (088. 8) (56) Авторское свидетельство СССР

1062880, кл. Н 04 L 7/02, 1982.

Авторское свидетельство СССР к 282404, кл. Н 04 L 7/02, 1969. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к области электросвязи и м.б. использовано в системах передачи дискретной информации. Цель изобретения — повышение точности синхронизации в условиях помех без снижения быстродействия.

Устр-во содержит дифференцирующий блок (ДБ) 1, задающий г-р 2, делитель 3 частоты, фазовый дискриминатор (ФД) 4, формирователь 5 коррек„„SU„„1415446 А1 тирующих сигналов, блок добавленияисключения 6 импульсов, блок задержки (b3) 7, элемент И 9. В устр-во введены элемент ИЛИ 8 и дополнительные элементы И 10, -10,„. Фронты элементов сообщения с выхода ДБ 1 поступают на вход БЗ 7 и первые входы элемента И 9 и дополнительных элементов И 10, на вторые входы которых поступают фронты входных элементов, задержанные на длительность, кратную одному элементу сообщения. Фронты неискаженных элементов сообщения с выхода элемента ИЛИ 8 поступают на вход ФД 4. Формирователь 5 производит усреднение импульсов и формирует выходные корректирующие импульсы, управляющие работой блока добавленияисключения 6 путем изменения кол-ва импульсов, поступающих на вход делителя 3. 2 ил.

Изобретение о) носится к электросвязи и может быть использовано в системах передачи дискретной информации для обеспечения тактовой син>хро5 низации приемной части аппаратуры.

Цель изобретения — повыщение точности синхронизации в условиях помех беэ снижения быстродействия.

На фиг.1 представлена структурная 10 электричеСкая схема устройства тактовой синхронизации; на фиг.2 — временные диаграммы сигналов, поясняющие работу устройства тактовой синхронизации, 15

Устройство тактовой синхронизации содержит дифференцирующий блок 1, задающий генератор 2, делитель 3 частоты, фазовый дискриминатор 4, фор-. мирователь 5 корректирующих сигналов, блок 6 добавления — исключения импульсов, блок 7 задержки, элемент

KlH 8, элемент И 9 и дополнительные элементы И 10,-10„.

Устройство тактовой синхронизации работает следующим образом.

Последовательность импульсов высокой частоты с выхода задающего генератора 2 поступает (через блок 6 добавления-исключения) на вход дели30 теля 3, вследствие чего на первом и втором его выходах (парафазных) формируются с частотой, близкой к скорости дискретной модуляции (скорости передачи данных), последова- 35 тельности тактовых импульсов, которые поступают на первый и второй входы фазового дискриминатора 4.

Входной сигнал (принимаемые элементы сообщения) поступает на вход 40 дифференцирующего блока 1, который выделяет их фронты, поступающие затеу на вход блока 7 задержки и на первые входы элемента И 9 и дополнительных элементов И 10. На соответствующих 45 выходах блока 7 задержки формируются последовательности импульсов, повторяющие (по форме) входную последовательность импульсов, но являющихся задержанными относительно последней на величины, соответственно равные с.,2l,, Шс., ГдЕ С вЂ” дЛИтЕЛЬНОСтЬ элемента сообщения, m — количество выходов блока 7 задержки. Последовательности импульсов с выходов блока

7 задержки поступают соответственно на вторые нходы элемента И 9 н дополнительных элементов И 10. Вс:)едствие этого элемент И 9 выделяет лишь импупьсы, отстоящие друг от друга на время с, а соответствующие дополнигепьньсе элементы И 10 вьсдепяют импульсы, отстоящие друг с т друга соответственно на время 2<-, Зс,... mc, что соответствует во времени фронтам одиночных, двойных, тройных и тому подобных кратных элементов одного знака принимаемого сообщения.

В случае отсутствия помех фронты (фнг.2 2) принимаемых элементов сообщения (фиг.2с1) отстоят друг от друга на величину, кратную длительности с. одного сообщения, вследствие чего все они с некоторой залег,жкой (отс, до сс) с) формируются на выходах соответственно элемента И 9 и дополнительных элементов И 10 (фиг.2>к), следовательно, формируются без потерь на выходе элемента ИЛИ 8 (фиг.2К) и проходят на вход синхронизирующего сигнала фазового дискриминатора 4.

В случае поражения принимаемых

1 элементов сообщения помехами типа дробление (фиг. 2с>) на выходе дифференцирующего блока 1 наряду с истинными, т. е. соответствующими фронтам принимаемых элементов сообщения, формируются и ложные импульсы (фиг.2g и g ), Однако, вследствие хаотического распределения помех во времени, они отстоят друг от друга на величину, не кратную длительности одного элемента сообщения, вследствие чего на фазовый дискриминатор 4 проходят только истинные фронты принимаемых элементов сообщения (фиг.2к), а ложные, обусловленные дроблениями, не проходят (фи г. 2 м) .

Аналогичным образом в случае краезых искажений принимаемых элементов сообщений (фиг.2 ) на выходе диффеэенцирующего блока 1 наряду с истинными формируются и ложные синхроимпульсы (фиг.2e). Однако, вследствие случайного распределения во времени величин краевых искаженчй, ложные синхроимпульсы, сооrll< тствук)щие фронтам исKåæåнньгх >ëåìåíòîв сообщения, отстоят друг от друга на величину, не кратную с., вследствие чего на вы— ходах элемента И 9 и дополнительных элементов И 10 формируются только истинные синхронмпуп>с.и фиг.2с<).

Вследствие это го н l ))азо нь)й лнс яр)иминатор 4 прохо:ill T истинные гинхроим-пупьсы (фиг.2>h) н пе прок >пят пс>жные

1415446 синхроимпульсы, обусловленные краевыми искажениями (фиг.2н).

Фазовый дискриминатор 4 осуществляет сравнение фазы синхроимпульсов с фазой тактовых импульсов. В случае несовпадения фаз на выходах фазового дискриминатора 4 формируются корректирующие импульсы добавления или исключения соответственно в случаях 10 отставания или опережения фазы тактовых импульсов. В зависимости от вида реализации фазового дискриминатора 4 на каждый из его входных импульсов, соответствующих фронтам, формируется 15 один или несколько (в зависимости от величины рассогласования фаз) корректирующих импульсов соответствующего знака. Формирователь 5 производит усреднение этих импульсов и формирует 20 выходные корректирующие импульсы, управляющие работой блока 6 добавленияисключения путем изменения (увеличения или уменьшения) числа импульсов высокой частоты, которые затем посту- 25 пают на вход делителя 3. Изменение (добавление или исключение) числа импульсов высокой частоты, подвергаемых делению, приводит к соответствующему изменению частоты и фазы выходных .30 тактовых импульсов, поступающих с первого и второго выходов делителя 3.

Формула изобретения

Устройство тактовой синхронизации, содержащее последовательно соединенные задающий генератор, блок добавления-исключения импульсов, делитель частоты, фазовый дискриминатор и формирователь корректирующих сигналов, первый и второй выходы которого подсоединены соответственно к первому и второму управляющим входам блока добавления-исключения импульсов, последовательно соединенные дифференцирующий блок и блок задержки, а также элемент И, первый вход которого подключен к выходу дифференцирующего блока, причем вход дифференцирующего блока и первый выход делителя частоты являются соответственно входом и выходом устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения точности синхронизации в условиях помех без снижения быстродействия, введены дополнительные элементы И и элемент ИЛИ, при этом первые входы дополнительных элементов И подключены к выходу дифференцирующего блока, вторые входы элемента И и дополнительных элементов И подключены к соответствующим выходам блока задержки, выходы элемента И и дополнительных элементов И подсоединены к соответствующим входам элемента ИЛИ, выход которого подсоединен к входу синхронизирующего сигнала фазового дискриминатора, второй тактовый вход которого подключен к второму выходу делителя частоты, причем второй выход делителя частоты является дополнительным выходом устройства.

1415446

1

1 и 3 Л и

Составитель В.Орлов

Редактор Н. Яцола Техред П. Олийнык

Корректор С.Шекмар

Заказ 3888/56

Произвс дственн -и лиграфическое предприятие, r. Унгер . i, ", i. !!рс ектная, 4

Тираж 660 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москв», Ж-35, Раушская наб., д. 4/5

1

t

1

t

1