Постоянное запоминающее устройство

Авторы патента:

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах. Целью изобретения является повышение надежности запоминающего устройства. Поставленная цель достигается тем, что постоянное запоминающее устройство, содержащее блок схем контроля информации, блок выделения единиц, блок выделения ошибки и шифратор адресов неисправных групп информационных шин, соединенных соответствующим образом , выполняет функцию самоконтроля. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4067826/24-24 (22) 15.05.86 (46) 15.07.88. Бюл. № 26 (71) Восточно-Сибирский технологический институт (72) Ю. Ф. Мухопад и Ю. Д. Чекмарев (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР № 517940, кл. G 11 С 11/40, 1976.

Мухопад Ю. Ф. Проектирование специализированных микропроцессорных вычислителей. Новосибирск: Наука, 1981, с. 44 вЂ” 48.

„„SU„„1410101 А1 (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЛСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах. Целью изобретения является повышение надежности запоминающего устройства. Поставленная цель достигается тем, что постоянное запоминающее устройство, содержащее блок схем контроля информации, блок выделения единиц, блок выделения ошибки и шифратор адресов неисправных групп информационных шин, соединенных соответствующим образом, выполняет функцию самоконтроля. 1 ил.

1410101

Изобретение относится к вычислитель, ной технике и может быть использовано в вычислительных системах.

Целью изобретения является повышение надежности устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Постоянное запоминающее устройство содержит регистр 1 адреса, дешифратор 2, накопитель 3 с геометрическим кодом хранимой информации, блок 4 шифраторов, выходной регистр 5 и блок 6 синхронизации.

Ei.í>K 6 синхронизации начинает работу сигналу на входе 7 запуска.

i I I!<">р 1 адреса имеет адресные входы .i!.»»> щисся адресными входами устрои- 15 >! .

1. »н>)>орч;» II(>IIIII)IN! выходам накопителя > с»>.,«! II«III, гpyli!i»i информационных

<>лик;> 4 >пифраторов и группы ин>ð.;,:!lI»!IIII,Ix входов блока 9 схем контроля >! >,н рм,>пи». Информационные выходы бло(><,Ill>!pl>I>l с и нформ ационным и вхо»>ка 1О выделения единиц.,Первая

>> 01» ",»>нформационных выходов блока 10 с»с.н>н Ilil с информационными входами шифратора I I. 11ервая группа информационных 25

>входон блока 12 выделения ошибки соеди>нсна с информационными выходами блока

> 9, а вторая группа вЂ” с второй группой информационных выходов блока 10. Блок 12 выделения ошибки имеет выход 13 сигнала ошибки и выход 14 контроля выдачи номеров неисправных информационных выходов накопителя. Выходы 13 и 14 соединены с соответствующими входами блока 6 синхро>низации.

Выход 15 шифратора 11 является контрольным выходом устройства. Блок 6 син хронизации имеет вход 16 запроса номеров

Неисправных групп и вход 17 запроса ситуации, а также выходы 18, 19 и 20 запуска блоков 1, 2 и 3, соединенные с соответствующими входами этих блоков, и устано- 40 вочные выходы 21 и 22 для установки блоков 10 и 12 в исходное состояние.

Блок 10 выделения единиц представляет собой схему, позволяющую выделить последовательно любую из единиц (начиная

L первой) из информационного кода на входе блока 10, и может быть реализован как регистр сдвига.

Схема контроля информации, входящая

В блок 9, формирует на своем выходе сиги.ал ошибки в том случае, если в группе

Выходов накопителя не пришел единичный

>;игнал или пришло два и больше единичных сигналов. В этом случае на выходе 13 блока

>выделения ошибки фиксируется сигнал ошибки. Блок синхронизации производит анализ информации о наличии ошибки на 55 выходе 13. При наличии ошибок в нескольких группах на запрос устройства по входу

l 6 блока синхронизации на контрольном выходе 15 устройства начинается выдача номеров групп выходов накопителя, в которых имеется ошибка. Когда будут последовательно выданы все адреса неисправных групп, на выходе 14 блока выделения ошибки появится соответствующая информация о том, что все номера ошибок введены на внешнее устройство по запросу.

Все блоки устройства могут быть реализованы на известных интегральных схемах, выполняющих логические функции, и регистровых системах.

Постоянное запоминающее устройство со всеми блоками, обеспечивающими самоконтроль, может быть реализовано как единая интегральная схема.

Формула изобретения

Постоянное запом инающее устройство, содержащее регистр адреса, адресные входы которого являются адресными входами устройства, дешифратор, адресные входы которого соединены с адресными выходами регистра адреса, накопитель, адресные входы которого соединены с адресными выходами дешифратора, блок шифраторов, группы информационных входов которого соединены с соответствующими выходами накопителя, выходной регистр, информационные входы которого соединены с выходами блока шифраторов, блок синхронизации, первый, второй и третий выходы запуска которого соединены с входами запуска соответственно регистра адреса, дешифратора и выходного регистра, отличающееся тем, что, с целью повышения надежности устройства, оно содержит блок схем контроля информации, группы входов которого соединены с соответствующими выходами накопителя, блок выделения единиц, информационные входы и установочный вход которого соединены соответственно с выходами блока схем контроля информации и соответствующим входом блока синхронизации, шифратор, входы которого соединены с первой группой выходов блока выделения единиц, а выход является контрольным выходом устройства, блок выделения ошибки, первая группа, вторая группа информационных входов и установочный вход которого соединены соответственно с выходами блока схем контроля информации, второй группой выходов блока выделения единиц и соответствующим выходом блока синхронизации вход контроля и вход сигнала ошибки блока синхронизации соединены с соответствующими выходами блока выделения ошибки, а вход запроса ситуации и вход запроса номеров блока синхронизации являются соответствующими выходами устройства.

l 1 ПНОМ !

)1б

Составитель Б. Венков

Редактор А. Лежиина Техред И. Верес Корректор Н. Король

Заказ 3487/49 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н oTKpblTIIA !! 3035, Москва, Ж вЂ” 35, Раушсная наб., л. 4, 5

Производственно-полиграфическое предприятие, г. Ужгород, ë. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано в электрически перепрограммируемом постоянном запоминающем устройстве

Способ записи и считывания информации в мноп-элементе памяти и матричный накопитель для запоминающего устройства // 1405089

Изобретение относится к вычислительной технике и может быть использовано для создания как электрически программируемых постоянных запоминающих устройств, так и многократно перепрограммируемых запоминающих устройств повып еннай информационной емкости на основе МДП- структур, в частности МНОП-транзисторов

Способ записи и считывания информации в мноп-элементе памяти,мноп-элемент памяти и матричный накопитель для запоминающего устройства // 1405088

Изобретение относится к вычислительной технике и может быть использовано для создания как электрически программируе- .мы.ч ПЗУ, так и многократно мерепрограммируемы .х ЗУ новын1енной информационной е.мкости на основе МДП-структур, в частности МНОП-транзисторов

Матричный накопитель // 1403096

Изобретение относится к полупроводниковой технике и может быть использовано в устройствах вычислительной техники, автоматики и электроники

Дешифратор // 1399817

Изобретение относится к вычислительной технике и может быть использовано в микросхемах памяти с резервированием

Программируемый дешифратор // 1399816

Изобретение относится к вычислительной технике, а именно к дешифраторам адреса микросхем памяти, и может быть использовано при проектировании микросхем памяти с резервированием

Матричный накопитель // 1398666

Изобретение относится к полупроводниковой технике, технике накопления информации и может быть использовано в устройствах вычислительной техники, автоматики, электроники

Способ изготовления элемента памяти // 1397970

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Накопитель запоминающего устройства // 2106022

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Цепь усиления напряжения для использования в полупроводниковом запоминающем устройстве // 2138085

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Динамическая ячейка памяти // 2147772

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Способ регенерации для динамических запоминающих устройств с произвольным доступом // 2163035

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин // 2170955

Изобретение относится к устройству полупроводниковой памяти

Генератор накачки с изменяемым числом ступеней // 2172525

Изобретение относится к электронной технике

Запоминающая ячейка статического зупв // 2188465

Изобретение относится к запоминающей ячейке статического ЗУПВ

Схемное устройство с некоторым числом электронных схемных компонентов // 2189082

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние