Устройство для выборки адреса в блоках памяти с резервированием

 

Изобретение относится к вычислительной технике и может быть использовано при построении микромощных запоминающих устройств с резервированием . Целью изобретения является снижение потребляемой мощности запоминающего устройства путем исключения цепей протекания сквозного тока при обращении к резервным адресам . Поставленная цель достигается тем, что появление резервного адреса на любом выходе программируемого блока сравнения адресов вызьгоает блокировку дешифратора по одному из входов , тогда как в известном устройстве блокировка дешифратора осуществляется по выходам, что приводит к появлению цепей для протекания сквозных токов. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 С 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТ

Н А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4176894/24-24 (22) 24.11.86 (46) 07.07.88. Бюл. Ф 25 (72) П.М.Гафаров, Д.Е.Ковалдин, С.А.Насонов и О.А.Титов (53) 681.327.6(088.8) (56) Электроника, 1981, Ф 15, с. 41-46.

Авторское свидетельство СССР

У 1317478, кл. С 11 С 29/00, 1986. (54) УСТРОЙСТВО ДЛЯ ВЫБОРКИ АДРЕСА

В БЛОКАХ ПАМЯТИ С РЕЗЕРВИРОВАНИЕМ (57) Изобретение относится к вычислительной технике и может быть использовано при построении микромощ„„SU„„1408459 А 1 ных запоминающих устройств с резервированием. Целью изобретения является снижение потребляемой мощности запоминающего устройства путем исключения цепей протекания сквозного тока при обращении к резервным адресам. Поставленная цель достигается тем, что появление резервного адреса на любом выходе программируемого блока сравнения адресов вызывает блокировку дешифратора по одному из входов, тогда как в известном устройстве блокировка дешифратора осуществляется по выходам, что приводит к появлению цепей для протекания сквозных токов. 1 ил..

1408459

Изобретение относится к вычислительной технике и может быть использовано при построении микромащных запоминающих устройств с резервированием.

Целью изобретения является снижение потребляемой устройством мощности путем исключения цепей протекания сквозного тока при обращении к ре- 1р зервным адресам.

На чертеже приведена блок-схема устройства.

Устройство содержит дешифратор 1, программируемый блок 2 сравнения ад ресов, элементы ИЛИ-HE 3 и 4, фармиро(, âàòåëè 5 -5„адресных сигналов, информационные входы б устройства, основные 7 и резервные 8 адресные выходы устройства, первая группа входов 9 де- 0, шифратора, вторая группа входов 10 дешифратора.

Устройство работает следующим образом.

Если программирование блока 2 ад.ресов сравнения производилось, то в нем хранится информация об адресах ре" зервных элементов. При совпадении ре зервного адреса, хранимого в программируемом блоке 2 сравнения адресов с ад- 30 ,ресными,сигналами на информационных ,входах б устройства, на одном из ре,зервных выходов 8 устройства появля,ется сигнал выбора (логическая "1"), на выходах элементов ИЛИ-НЕ 3 и 4 фор мируются сигналы, запрещающие работу дешифратора 1, так как на входах 10 дешифратора устанавливается комбинация сигналов логического "0", которая является запрещенной, на основных

40 адресных выходах 7 устройства не происходит формирования сигнала выбора.

При несовпадении резервного адреса, хранимого в блоке 2, с входными адресными сигналами логического "0" на выходах элементов ИЛИ-НЕ 3 и 4 формиру45 ются сигналы с противоположными логическими состояниями, которые являются разрешенными для дешифратора 1; устройство выборки адреса функциониРуеч так же, как и в случае, когда программируемый блок 2 сравнения адресов не программировался.

Для вариантов конструкции дешифраторов, в которой запрещенной комбинацией сигналов является одновременное появление на входах дешифратора сигналов с высоким логическим уровнем, использование вместо элементов ИЛИ-НЕ комбинации элементов ИЛИ позволяет реализовать описанный алгоритм блокировки дешифратора при обращении к резервным элементам, снизить величину потребляемой мощности устройством.

Ф а р м у л а изобретения

Устройство для выборки адреса в блоках .памяти с резервированием, содержащее дешифратор, программируемый блок сравнения адресов, элементы ИЛИНЕ, формирователи адресных сигналов, входы которых являются информационными входами устройства, выходы дешифратора и программируемого блока сравнения адресов являются соответственно основными и резервными адресными выходами устройства, прямые и инверсные выходы формирователей адресных сигналов подключены к соответствующим входам программируемого блока сравнения адресов, прямые и инверсные выходы формирователей адресных сигналов, кроме первого, соединены с первой группой входов дешифратара, входы элементов

ИЛИ-НЕ, кроме первых, подключены к со- ответствующим выходам программируемого блока сравнения адресов, о т л и—

1 ч а ю щ е е с я тем, что, с целью снижения потребляемой устройством мощности, прямой выход первого формирователя адресных сигналов соединен с первым входом одного элемента КЛИНЕ„ инверсный выход первого формирователя адресных сигналов соединен с первым входам другого элемента ИЛИНЕ,, а выходы элементов ИЛИ-НЕ подключены к второй группе входов дешифратора ..

Составитель И.Андреев

Редактор А.Ворович Техред Л.Сердюкова Корректор Л.Пилипенко

Заказ 3355/53

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4