Устройство для определения экстремумов функций

 

Изобретение относится к автоматике и вьмислительной технике и может быть использовано при техничес кой реализации устройств для обработки цифровых данных и для контроля. Целью изобретения является повышение достоверности определения экстремумов функции путем исключения влияния шумов и помех. Устройство содержит регистр 1, комбинационный сумматор 2, реверсивный счетчик 3, D- триггеры 4,5,6, элементы И 7,8, сумматор по модулю два 9, элементы равнозначности 10, 11. Текущий код функции сравнивается на комбинационном сумматоре с предьщущим кодом функции с учетом кода ошибки, который складывается или вычитается из текущего кода функции. Триггер 4 хранит информацию о возрастании или убывании функции. Цереход триггера 4 из одного состояния в другое означает экстремум функции. 2 ил. с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1405046 А 1 д1) 4 С 06 F 7/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 3„ "...j

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

t,2l) 4120711/24-24 (22) 19.06.86 (46) 23.06.88. Бюл. К - 23 (72) Ю.С.Голенев, В.А.Кузнецов и Г.В.Соколов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 824193, кл. С 06 F 7/04, 1979.

Авторское свидетельство СССР

М 993249, кл. С 06 F 7/04, 1981. (54) УСТРОЙСТВО Д)1Я ОПРЕДЕЛЕНИЯ

ЭКСТРЕМУМОВ ФУНКЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при техничес кой реализации устройств для обработки цифровых данных и для контроля °

Целью изобретения является повышение достоверности определения экстремумов функции путем исключения влияния шумов и помех. Устройство с.одержит регистр 1, комбинационный сумматор 2, реверсивный счетчик 3, Dтриггеры 4,5,6, элементы И 7,8, сумматор по модулю два 9, элементы равнозначности 10, 11. Текущий код функции сравнивается на комбинационном сумматоре с предыдущим кодом функции с учетом кода ошибки, который складывается или вычитается из текущего кода функции. Триггер 4 хранит информацию о возрастании или убывании функции. Переход триггера 4 из одного состояния в другое означает экстремум функции. 2 ил, 1405046

Изобретение относится к автоматике и вычислительной технике и может быть использовано при технической реализации устройства для обработки цифровых .данных и для контроля, Цель изобретения — повышение дос товерности определения локальных и ,глобальных экстремумов функции ис ключением влияния шумов и помех. !О

На фиг. 1 представлена блок-схема (,устройства для определения экстремумов функции, на фиг. 2 — временные диаграммы сигналов на входе и выходах элемента задержки. 15

Устройство для определения экстремумов функций содержит регистр 1, комбинационный сумматор 2, реверсивный счетчик 3, D-триггеры 4-6, элементы И 7 и 8, сумматор 9 по модулю 20 два, элементы 10 и 11 равнозначности, элементы 12 задержки, тактовый вход

, l3 входы 14 кода функции, вход 15 ,кода ошибки.

В реверсивном счетчике 3 хранится 25 текущий код функции, в регистре 1 предыдущий. Поэтому, если функция воз,растает, код, записанный в реверсив-! ном счетчике 3, больше кода, запи санного в регистре 1. Если функ- 3О ция убывает, код, записанный в ревер сивном счетчике 3, меньше кода, записанного в регистре 1 (коды сравни,:ваются на прямых выходах).

Триггер 4 хранит информацию о воз- 35 растании или убывании функции. Если, функция возрастает, то на прямом вы ходе триггера 4 уровень логической

"i" если убывает — уровень логического 0 . Переход триггера 4 из од- 4О ного состояния в другое означает экстремум -Функции.

Если функция возрастает,код ошибки вычитается из кода, записанного в реверсивном счетчике 3. В этом случае 45 при превышении текущего кода функции, полученного в результате вычитания кода ошибки, над предыдущим код, установленный на входах 14 кода функ-. ции, записывается в регистр 1, а триггер 4 сохраняет свое состояние.

Если текущий код функции, полученный в результате вычйтания кода ошибки, меньше предыдущего, то код на входах

14 не записывается в регистр 1 ложное значение функции, а триггер

4 сохраняет свое состояние.

Если функция убывает, код ошибки суммируется с кодом, записанным в реверсивном счетчике 3. В этом случае при превышении предыдущего кода функции над текущим, полученным в результате суммирования кода ошибки, код установленный на входах 14, записывается в регистр 1, а триггер 4 сохраняет свое состояние. В противном случае код, установленный на входах

14, не записывается в регистр 1, а триггер 4 сохраняет свое состояние.

Если экстремум функции обнаруживается при переходе от возрастающих значений кода функции к убывающим, то код ошибки суммируется с кодом, записанным в реверсивном счетчике 3, В этом случае при превышаении предыдущего кода функции над текущим, полученным в результате суммирования с .кодом ошибки, код, установленный на входах 14, записывается в регистр

1, а состояние триггера 4 изменяется на противоположное — экстремум функции фиксируется. В противном случае код, установленный на входах 14, не записывается в регистр 1, а состояние триггера 4 не изменяется на. противоположное — ложный экстремум.

Если экстремум функции обнаруживается при переходе от убывающих значений функции к возрастающим, то код ошибки вычитается из кода, записанного в реверсивном счетчике 3. В этом случае при превышении текущего кода функции, полученного в результате вычитания кода ошибки, над предыдущим, код, установленный на входах 14, записывается в регистр 1, а состояние триггера 4 изменяется на противоположное — фиксируется экстремум функции. В противном случае — не записывается (ложный экстремум), а состояние триггера 4 не изменяется, Устройство работает следующим образом.

В исходном состоянии триггер 4 находится в состоянии логическои "1", т.е, на прямом выходе триггера 4 уровень логической "1", триггеры 5 и 6 находятся в произвольном состоянии, регистр 1 и реверсивный счетчик 3 находятся в состоянии логического "0"

Поэтому группа инверсных выходов регистра 1 находится в состоянии логической "1", Этот уровень поступает на группу входов комбинационного сумматора 2, на вход переноса которого поступает уровень логической "1" с прямого выхода первого триггера 4. рой вход которого поступает импульс с выхода второго элемента 12 задержки (фиг. 2в) . Импульс с выхода элемента И 7 поступает на синхровход регистра 1, и код, установленный на входах 14, записывается в регистр 1, с прямого выхода которого поступает на выход устройства .

Одновременно импульс с выхода второго элемента 12 задержки, поступающий на синхровход третьего триггера

6, устанавливает этот триггер в состояние логического "0", который поступает, с прямого выхода на первый вход элемента И 8, на третий вход пос леднего поступает импульс с выхода третьего элемента 12 задержки (фиг.

2г). На выходе элемента И 8 сохраняется уровень логического "0", поступающий на синхровход триггера 4, последний сохраняет состояние логической "1", которая с прямого выхода триггера 4 поступает на выход устройства. Первый цикл анализа закончен.

После первого цикла анализа на выходе переноса комбинационного сумматора 2 остается уровень логической

"1". На входах 14 устанавливается следующий код. Начинается следующий цикл анализа. Код, установленный на входах 14, импульсом с входа 13 (фиг, 2a) записывается в реверсивный счетчик 3. Текущий код, записанный в реверсивном счетчике 3, больше предыдущего кода, записанного в регистре 1, с группы инверсных выходов которого код поступает на группу входов комбинационного сумматора 2. Поэтому на выходе переноса комбинационного сумматора 2 сохраняется уровень логической "1". Следовательно, на выходе сумматора 9 по модулю два сохраняется уровень логического "0", который за-. писывается импульсом с выхода первого элемента 12 задержки (фиг. 2б) в триггер 5.

На выходе элемента 11 равнозначности устанавливается уровень логического "0", который поступает на вход разрешения счета реверсивного счетчика 3 . Поэтому код ошибки, поступающий с входа 15 кода ошибки в момент времени t. (фиг. 2) на счетный вход реверсивного счетчика 3, вычитается из кода, записанного в реверсивном счетчике 3. В этом случае возможны следующие два варианта, з 140504

Следовательно, на выходе переноса комбинационного сумматора 2 устанавливается уровень логической "1".

На входах 14 установлен код. Начи- нается цикл анализа, Импульс, который поступает с тактового входа 13 устройства на синхровход реверсивного счетчика 3, записывается код, установленный на входах 10

14, в реверсивный счетчик З.Текущее значение кода больше предыдущего значения, функция возрастает. Поэтому на выходе переноса комбинационного сумматора 2 сохраняется уровень логичес- 15 кой "1 который поступает на первый вход сумматора 9 по модулю два, на второй вход которого поступает уровень логической "1" с прямого выхода триггера 4. На выходе сумматора 9 по 20 модулю два устанавливается уровень логического "0", который поступает на D-входы триггеров 5 и 6. Импульс с первого элемента 12 задержки (фиг.

2б), поступающий на синхровход триггера 5, устанавливает его в состояние логического "0".

Уровень логического "0" с прямого выхода триггера 5 поступает на пер- вый вход элемента 11 равнозначности, 30 на второй вход которого поступает уровень логической "1" с прямого выхода триггера 4. Поэтому на выходе элемента 11 равнозначности устанавливается уровень логического "0", который поступает на вход разрешения счета реверсивного счетчика 3 . Поэтому код ошибки, поступающий с входа

15 в момент t (фиг, 2) на счетный вход реверсивного счетчика 3, вы- 40 читается из кода, записанного в реверсивном счетчике 3. Так как регистр

1 установлен в состояние логического

"0, то значение кода реверсивного счетчика 3 больше кода регистра 1. 4б

Поэтому на выходе переноса комбинационного сумматора 2 сохраняется уровень логической "1".

Таким образом, на входах сумматора 9 по модулю два сохраняется уро- gg вень логической "1", а на выходе— уровень логического "0", поступающий на первый вход элемента 10 равнозначности, на второй вход которого поступает уровень логического "0" с прямо- gg го выхода триггера 5. На выходе элемента равнозначности устанавливается уровень логической "1", поступающий на первый вход элемента И 7, на вто1405046

Вариант 1. Текущее значение кода больше предыдущего. Устройство работает как описано выше. После окончания цикла анализа на выходе перено5 са комбинационного сумматора 2 сохра-! няется уровень логической "1" триг гер 4 сохраняет уровень логической ,"1" на прямом выходе

Вариант 2. Текущее значение кода 10 ( меньше предыдущего — ложный экстре-. мум. Поэтому на выходе переноса комбинационного сумматора 2 происходит переход от уровня логической "1 к уровню логического "0". Следователь- 15 но, на выходе сумматора 9 по модулю два устанавливается уровень логической "1", поступающий на первый вход элемента 10 равнозначности 10, на второй вход которого поступает уро- 20 вень логического "0" с прямого выхода триггера 5. На выходе элемента 10 равнозначности устанавливается уровень логического "0" „поступающий на первый вход элемента И 7, на второй вход которого поступает импульс с выхода второго элемента 12 задержки (фиг. 2в), который не поступит на синхровход регистра 1. Следователь но, регистр 1 сохраняет код, записан- 30, ный в предыдущем цикле анализа, Одновременно импульс с выхода второго элемента 12 задержки, посту, пающий на синхровход триггера 6, устанавливает этот триггер в состояние логической " 1", так как íà D-вход

; этого триггера поступает уровень ло: гической "1" с выхода сумматора 9 по модулю два. Уровень логической "1" с прямого выхода триггера 6 поступа- 40 ет на первый вход элемента И 8, на второй вход которого поступает уровень логического "0" с прямого выхода триггера 5. Импульс с выхода третьего элемента 12 задержки (фиг. 2г) посту- 45 пает на третий вход элемента И 8, на выходе которого сохраняется уровень логического "0", поступающий на синхровход первого триггера 4 и сохраняющий состояние последнего. Таким об- 50 разом, после окончания цикла анализа на выходе переноса комбинационного сумматора 2 — уровень логического

"0", а на прямом выходе триггера 4 уровень логической "1". На выходаъ

14 устанавливается следующее значение кода, который импульсом с входа

13 записывается в реверсивный счетчик 3

Начинается следующий цикл анализа. Текущий код меньше предыдущего

Функция от возрастания переходит к убыванию — экстремум функции °

Н а выходе пер е носа комбинационного сумматора 2 устанавливается уро- . вень логического "0", на прямом выходе триггера 4 сохраняется логическая "1". Поэтому на выходе сумматора 9 по модулю два устанавливается уровень логической "1, поступающий на вход "Данные" триггера 5, на синхровход которого поступает импульс с выхода первого элемента 12 задержки (фиг. 2б), который устанавливает триггер 5 в состояние логической "1".

Уровень логической "1" с прямого выхода триггера 5 поступает на первый вход элемента 11 равнозначности на второй вход которого поступает уровень логической " 1" с прямого выхоца триггера 4. Поэтому на выходе элемента 11 равнозначности устанавливается уровень логической " 1", который поступает на вход разрешения счета реверсивного счетчика 3, и код ошибки, поступающий с входа 15 на счетный вход реверсивного счетчика 3, складывается с кодом реверсивного счетчика 3.

В этом случае возможны следующие два варианта.

Вариант 3. Текущий код меньше предыдущего. На выходе переноса комбинационного сумматора 2 сохраняется уровень логического "0", на прямых выходах триггеров 4 и 5 — уровень логической "1".

С выхода переноса комбинационного сумматора 2 на первый вход сумматора

9 по модулю два поступает уровень логического "0", на второй вход которого поступает уровень логической

"1", с прямого выхода триггера 4.

На выходе сумматора 9 по модулю два устанавливается уровень логической "1", поступающий на вход элемента

10 равнозначности, на второй вход которого поступает уровень логической

"1" с прямого выхода триггера 5, На выходе элемента 10 равнозначности устанавливается уровень логической "1", поступающий на первый вход элемента

И 7,, на второй вход которого поступает импульс с выхода второго элемента 12 задержки (фиг. 2в) . С выхода элемента И 7 импульс поступает на

14050 синхровход регистра 1 и код, уста-, новленный на входах 14, записывается в регистр 1, с прямого выхода которого поступает на выход устройства. .5

Одновременно импульс с выхода второго элемента 12 задержки, поступающий на синхровход триггера б, устанавливает этот триггер в состояние логической "1", так как íà D-вход 1р этого триггера поступает уровень логической "1" с выхода сумматора 9 по модулю два °

С прямого выхода триггера 6 уровень логической "1" поступает на пер 15 вый вход элемента И 8, на второй вход которого поступает уровень логической "1" с прямого выхода триггера 5. На третий вход элемента И 8 поступает импульс с выхода третьего 2р элемента 12 задержки (фиг, 2г). Импульс с выхода элемента И 8 йоступает на синхровход триггера 4, на

D-вход которого поступает уровень логического "0". Поэтому триггер 4 25 изменяет состояние с уровня логической "1" на уровень логического "0".

Таким образом, фиксируется экстремум функции.

Цикл анализа закончен. На выходе 3р переноса комбинационного сумматора

2 сохраняется уровень логического "0", триггер 4 устанавливается в состояние логического "0".

Вариант 4. Текущий код больше пре- З5 дь»дущего. Функция продолжает возрастать. В этом случае на выходе переноса комбинационного сумматора 2 устанавливается уровень логической "1", на прямых выходах триггеров 4 и 5 4р сохраняется уровень логической "1".

С выхода переноса комбинационного сумматора 2 поступает уровень логической " 1" на первый вход сумматора 9 по модулю два, на второй вход которого 45 поступает уровень логической "1" с прямого выхода триггера 4.

На выходе сумматора 9 по модулю два устанавливается уровень логического "0", который поступает на первый вход элемента 10 равнозначности.

На второй вход этого элемента поступает уровень логической "1" с прямого выхода триггера 5. На выходе элемента равнозначности устанавливается уровень логического "0", поступающий на первый вход элемента И 7, на второй вход которого поступает импульс с выхода второго элемента 12 за46 8 держки (фиг. 2в) . На выходе элемента

И 7 устанавливается уровень логического "0", который поступает на синхровход регистра 1, в последнем сохраняется код, записанный ранее.

Одновременно импульс с выхода второго элемента 12 задержки, поступающий на синхровход триггера 6, устанавливает этот триггер в состояние логического "G", так как на D-вход этого триггера поступает уровень логического "0" с выхода сумматора 9 по модулю два. С прямого выхода триггера 6 уровень логического "0" поступает на первый вход элемента И 8, на третий вход которого поступает им-. пульс (фиг. 2г) с выхода третьего элемента 12 задержки. На выходе элемента И 8 устанавливается уровень логического "0", который поступает на синхровход .триггера 4. Поэтому триггер 4 не изменяет своего состояния, и на прямом выходе сохраняется уровень логической "1". Следовательно, экстремум отсутствует, а функция .возрастает.

Цикл анализа закончен. На выходе переноса комбинационного сумматора 2 и на прямом выходе триггера 4 — уровень логической " 1".

На входах 14 устанавливается следующее значение кода, которое импульсом с входа 13 сигналов записывается в реверсивный счетчик 3 . Импульс с входа 13 поступает на синхровход реверсивного счетчика.

Начинается следующий цикл анализа. Текущий код, записанный в реверсивном счетчике 3, меньше предыдущего записанного в регистре 1. В этом случае;возможны слецуйщие два варианта.

Вариант 5. Исходным состоянием данного цикла анализа является конец предыдущего цикла анализа, описанного в варианте 3. В этом случае функция продолжает убывать, на выходе переноса комбинационного сумматора 2

11 I I сохраняется уровень логического 0 триггер 4 сохраняет состояние логического "0". Уровень логического "0" с выхода переноса комбинационного сумматора 2 поступает на первый вход сумматора 9 по модулю два, на второй вход которого поступает уровень логического "0" с прямого выхода триггера 4. На выходе сумматора 9 по модулю два устанавливается уровень логического "0".

9 1405046 10

Импульс с выхода первого элемента

12 задержки (фиг. 2б) поступает на синхровход триггера 5 устанавливает этот триггер в состояние логического

"0", так как на D-вход триггера поступает уровень логического "0" с вы-. хода сумматора 9 по модулю два.

Уровень логического "0" с прямого выхода триггера 5 поступает на первый 10 вход элемента 11 равнозначности, на второй вход которого поступает уро-.. вень логического "0" с прямого выхода триггера 4. На выходе элемента 11 равнозначности устанавливается уро- 15 вень логической "1", поступающий на вход разрешения счета реверсивного счетчика 3, на счетный вход содержигюго которого в момент времени (фиг. 2) поступает код ошибки с вхо- 20 да 15. Код ошибки складывается с кодом реверсивного счетчика 3, В этом случае также возможны два варианта.

Вариант 5а. Текущее значение кода меньше предыдушего — функция продолжает убывать, на выходе переноса комбинационного сумматора 2 сохраняет ся уровень логического "0", триггеры 4 и 5 сохраняют состояние логического ! "0". 30

Уровень логического "0" с выхода сумматора 9 по модулю два поступает на первый вход элемента 10 равнознач ности, на второй вход которого пос тупает уровень логического "0" с пря- 35

oi о выхода триггера 5, Поэтому на выходе элемента 10 равнозначности усанавливается уровень логической 1", поступающий на первый вход эле— Мента И 7, на второй вход которого 40

Поступает импульс с выхода элемента

12 задержки (фиг. 2в). Импульс с выхода элемента И 7 поступает на синхровход регистра 1 и записывает код, установленный на .входах 14, в регистр 4ч

1.

Импульс с выхода второго элемента

12 задержки также поступает на стробирующий вход триггера 6 и устанавПивает его в состояние логического я0

0", так как íà D-вход триггера пос гупает уровень логического "0" с выкода сумматора 9 по модулю два.

Уровень логического "0" с прямого выхода триггера 6 поступает на первый вход элемента И 8, на третий ход которого поступает импульс с выхода третьего элемента задержки.

На выходе элемента И 8 устанавливается уровень логического "0", который поступает на синхровход триггера 4, поэтому последний сохраняет состояние логического "0".

Цикл анализа закончен. На выходе переноса комбинационного сумматора

2 — уровень логического "0", триггер

4 находится в состоянии логического

"0"

Вариант 5б. Текущее значение кода больше предыдущего — ложный экстремум. На выходе переноса комбинационного сумматора 2 устанавливается уровень логической "1", триггеры 4 и 5 сохраняют состояние логического

"0"

Уровень логической "1" с выхода переноса комбинационного сумматора 2 поступает на первый вход сумматора 9 по модулю два, на второй вход которого поступает уровень логического "0" с прямого выхода триггера 4 . На выходе сумматора 9 по модулю два устанавливавается уровень логической "1",поступающий на первый вход элемента 10 равнозначности, на второй вход которого поступает уровень логического

"0" с прямого выхода триггера 5. На выходе элемента 10 равнозначности устанавливается уровень логического

"0", поступающий на первый вход элемента И 7, на второй вход которого поступает импульс с входа второго элемента 12 задержки (фиг. 2в) . На выходе элемента И 7 устанавливается уровень логического "0", который поступает на синхровход регистра 1, поэтому в последнем сохраняется код, Одновременно импульс с выхода второго элемента 12 задержки поступает на синхровход триггера 6 и устанавливает этот триггер в состояние логической "1", так как на вход "Данные" этого триггера поступает уровень логической "1" с выхода сумматора 9 по модулю два.

C прямого выхода триггера 5 уро вень,погического "О" .поступает на второй вход элемента И 8, на третий вход которого поступает импульс с входа третьего элемента 12 задержки (фиг. 2г). На выходе элемента И

8 сохраняется уровень логического

"0", который поступает на стробирующий вход, триггера 5. Поэтому триггер сохраняет состояние логического "0".

1405046

Цикл анализа закончен. На выходе переноса комбинационного сумматора

2 сохраняется уровень логической "1".

Вариант 6. Исходным состоянием данного цикла анализа является конец предыдущего цикла анализа, описанного в варианте 4 . В данном цикле анализа возможен экстремум, так как возрастание функции в предыдущем цикле 1О анализа (вариант 4) сменяется убыванием в данном цикле. Так как функция убывает, то на выходе переноса комбинационного сумматора 2 устанавливается уровень логического "0", а 15 триггер 4 сохраняет уровень логической "1".

Уровень логического "0" с выхода переноса комбинационного сумматора

2 поступает на первый вход суммато- 20 ра 9 по модулю два, на второй вход которого поступает уровень логической

"1" с прямого выхода триггера 4. На выходе сумматора 9 по модулю два устанавливается уровень логической 25

"1", который поступает на 0-вход триггера 5. Импульс с выхода первого элемента 12 задержки (фиг. 2б) поступает на стробирующий вход триггера 5

)и устанавливает этот триггер;в состоя-30 ние логической "1".

Уровень логической "1" с прямого выхода триггера 5 поступает на первый вход элемента 11 равнозначности, на второй вход которого поступает уровень логической " 1" с прямого выхода триггера 4. На выходе элемента 11 равнозначности устанавливается уровень логической "1", поступающий на вход разрешения счета реверсивного дб счетчика 3, на счетный вход которого с момента времени t! (фиг. 1) поступает код с входа 15. Код ошибки скла-. дывается с содержимым реверсивного счетчика 3. В этом случае также воз- 4 можны два варианта.

Вариант ба. Текущее значение кода меньше предыдущего. — экстремум функции, так как ее возрастание сменяется убыванием. На выходе переноса комбинационного сумматора 2 сохраняется уровень логического "0", триггеры 4 и 5 сохраняют уровень логической "1".

Уровень логического "0" с выхода переноса комбинационного сумматора

2 поступает на первый вход сумматора 9 по модулю два, на второй вход которого поступает уровень логической

"1" с прямого выхода триггера 5. На выходе сумматора 9 по модулю два устанавливается уровень логической "1", поступающий на первый вход элемента

10 равнозначности, на второй вход которого поступает уровень логической

" 1" с прямого выхода триггера 5. На выходе элемента 10 равнозначности устанавливается уровень логической " 1", поступающий на первый вход элемента

И 7, на второй вход которого поступает импульс с выхода второго элемента 12 задержки (фиг ° 2в). С выхода элемента И 7 импульс поступает на синхровход регистра 1 и записывается в этот регистр код, установленный на входах 14.

Одновременно с выхода второго элемента 12 задержки импульс поступает на синхровход триггера 6 и устанавливает этот триггер в состояние логической "1", так как íà D-вход триггера 6 поступает уровень логической

"1" с выхода сумматора 9 по модулю два.

Уровень логической "1" с прямого выхода триггера 6 поступает на первый вход элемента И 8, на второй вход которого поступает уровень логической

"1" с прямого выхода триггера 5. На третий вход элемента И 8 поступает импульс с выхода третьего элемента 12 задержки (фиг. 2г). С выхода элемента И 8 импульс поступает на синхровход триггера 4 и устанавливает этот триггер в состояние логического

"0", так как íà D-вход этого триггера с выхода переноса комбинационного сумматора 2 поступает уровень логического "0".

Таким образом, триггер 4 изменяет состояние с уровня логической "1" на уровень логического "0". Этим фиксируется экстремум.

Цикл анализа закончен. На выходе переноса комбинационного сумматора 2 сохраняется уровень логического "0", на прямом выходе первого триггера 4 также уровень логического "0".

Вариант 6б. Текущее значение кода больше предыдущего. Устройство работает, как описано в варианте 4.

Цикл анализа заканчивается и начинается новый цикл. .На входах 14 устанавливается следующее значение кода. Устройство работает,.как описано выше. При этом текущий код больше предыдущего.

14 05046

В этом случае возможны четыре варианта.

Вариант 7. В случае когда исходным состоянием для данного цикла ана- 5 лиза является конец цикла анализа, описанного в вариента 5а убывание функции сменяется возрастанием. Поэтому возможен экстремум. Устройство в этом случае работает следующим 10 образом.

На выходе переноса комбинационного сумматора 2 устанавливается уровень логической "1", триггер 4 сохраняет состояние логического "0". С выхода 15 переноса комбинационного сумматора

2 уровень логической "1" поступает на первый вход сумматора 9 по модулю два, на второй вход которого поступает уровень логического "0" с прямого 20 выхода триггера 4. На выходе сумматора 9 по модулю два устанавливается уровень логической "1", поступающий на D-вход триггера 5, на синхровход которого поступает импульс с выхода первого элемента 12 задержки (фиг, 2б) и устанавливает этот триггер в состояние логической "1" которая с прямого выхода поступает на первый вход элемента 11 равнозначности, на 30 второй вход которого поступает уровень логического "0" с прямого выхода триггера 4, На выходе элемента 11 равнозначности устанавливается уровень логического "0", который поступает на вход разрешЕния счета реверсивного счетчика 3. Поэтому код ошибки, поступающий с входа 15 в момент (Фиг. 2) на счетный вход реверсивного счетчика 3, вычитается из кода 40 реверсивного счетчика 3. В этом случае возможны два варианта.

Вариант 7а. Текущий код больше предыдущего, В этом случае на выходе переноса комбинационного сумматора

2 сохраняется уровень логической "1", а на прямом выходе триггера 4 — уровень логического "0", поступающий на второй вход сумматора 9 по модулю два, на первый вход которого поступа- щ ет уровень логической "1" с выхода переноса комбинационного сумматора 2, На выходе сумматора 9 по модулю два устанавливается уровень логической

"1", поступающий на первый вход элемента 10 равнозначности, на второй вход которого посгупает уровень логической "1" с прямого выходе триггера 5. На выхода первого элемента

10 равнозначности устанавливается уровень логической "1", поступающий на первый вход элемента И 7, на второй вход которого поступает импульс с выхода второго элемента 12 задерж— ки (фиг. 2в). Импульс с выхода элемента И 7 поступает на синхровход регистра 1 и записывает в этот регистр код, установленный на входах 14. С прямого выхода регистра 1 код поступает на выход устройства.

Одновременно импульс с выхода второго элемента 12 задержки поступает на синхровход третьего триггера 6 и устанавливает его в состояние логической "1", так как на вход "Данные" этого триггера поступает уровень логической "1" с выхода переноса комбинационного сумматора 2.

Уровень логической "1" с прямого выхода триггера 6 поступает на первый вход элемента И 8, на второй вход которого поступает уровень логической "1" с прямого выхода триггера 5.

На третий вход элемента И 8 поступает импульс с выхода третьего элемента

12 задержки (фиг. 2г) . Импульс с выхода элемента И 8 поступает на синхровход триггера 4 и изменяет его состояние с уровня логического "О" на уровень логической "1", .так как на В-вход этого триггера поступает уровень логической " 1" с выхода пе— реноса комбинационного сумматора 2.

Таким образом, экстремум зафиксирован.

Вариант 7б. Текущий код меньше предыдущего — функция продолжает убы— вать, экстремум отсутствует.

Так как функция убывает, то на выходе переноса комбинационного сумматора 2 устанавливает уровень логического "0", а триггер 4 сохраняет состояние логического "0". Поэтому на выходе сумматора 9 по модулю два устанавливается уровень логического

"0" поступающий на первый вход элемента 10 равнозначности, на второй вход которого поступает уровень логической "1 с прямого выхода триггера 5. На выходе элемента 10 равнозначности устанавливается уровень логического "0", поступающий на первый вход элемента И 7, на второй вход которого поступает импульс с выхода второго элемента 12 задержки (фиг.

2в) . На выходе элемента И 7 устанавливается уровень логического "0", который поступает на синхровход регист14050

30 изобретения

Формула

55 ра 1. Поэтому в регистр 1 не записывается код, установленный на входах

14, а сохраняется ранее записанный код, который с прямого выхода регист5 ра 1 поступает на выход устройства.

Одновременно импульс с выхода второго элемента 12 задержки поступает на синхровход триггера 6 и устанавливает этот триггер в состояние логи- !О ческого "0", так как на вход "Данные" этого триггера поступает уровень логического "0" с выхода переноса комбинационного сумматора 2.

Уровень логического "0" с прямого !5 выхода триггера 6 поступает на первый вход элемента И 8, на третий вход которого поступает импульс с выхода третьего элемента 12 задержки (фиг °

2г) . На выходе элемента И 8 устанав- 20 ливается уровень логического "0", который поступает на синхровход первого триггера 4 и сохраняет состояние этого триггера (логический "0" 3.

Цикл анализа закончен. 25

Вариант 8. Исходным состоянием для данного анализа являются результаты цикла анализа, описанного в варианте

56. В этом случае функция продолжает убывать, экстремум отсутствует и устройство работает как описано в вариантах 5 и 5а.

Вариант 9. Исходным состоянием для данного анализа являются результаты цикла анализа, описанного в варианте ба. В этом случае текущее значе-. ние кода больше предыдущего, убывание функции сменяется возрастанием— экстремум. Поэтому устройство работает как описано в вариантах 7, 7а 40 и 76.

Вариант 10, Исходным состоянием для данного анализа являются результаты цикла анализа, описанного в варианте бб. В этом случае текущее зна- 45 чение кода меньше предыдушего, возрастание функции сменяется на убывание — экстремум. Устройство работает, как описано в вариантах 6, ба и 66, Устройство для определения экстремумов функций, содержащее комбинационный сумматор, первый D-триггер, первый элемент задержки и регистр, информационные входы которого являются входами кода функции устройства, прямые выходы разрядов являются выходами устройства, а инверсные

46 16 выходы соединены с входами первой группы комбинационного сумматора, выход переноса которого соединен с информационным входом первого D-триггера, выход которого является выходом наличия экстремума устройства и подключен к входу переноса комбинационного сумматора, тактовый вход устройства подключен к входу первого элемента задержки, о т л и ч а ю— щ е е с я тем, что, с целью повышения достоверности определения экстремумов функции исключением влияния шумов,и помех, в него введены реверсивный счетчик, второй итретий Dтриггеры, второй и третий элементы задержки, два элемента И, два элемента равнозначности и сумматор по модулю два, первый вход которor о подключен к выходу переноса комбинационного сумматора, а второй вход соединен с выходом первого D — триггера и первым входом первого элемента равнозначности, выход которого подключен к входу управления счетом реверсивного . счетчика, счетный вход которого подключен к входу задания кода ошибки устройства, информационные входы реверсивного счетчика являются входами кода функции устройства, выходы разрядов соединены с входами второй группы комбинационного сумматора, а вход управления записью реверсивного счетчика подключен к тактовому входу устройства, элементы задержки соединены последовательно, при этом выход первого элемента задержки подключен . к синхровходу второго D-триггера, информационный вход которого соединен с информационным входом третьего Dтриггера, выходом сумматора по модулю два и первым входом второго элемента равнозначности, выход которого подключен к первому входу первого элемента И, выход которого подключен к входу управления записью регистра, выход второго элемента задержки соединен с вторым входом первого элемента И и синхровходом третьего D-триггера, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго D-триггера и вторыми входами элементов равнозначности, выход третьего элемента задержки подключен к третьему входу второго элемента И, выход которого подключен к синхро входу первого Р-триггера.

1405046

Составитель F..Èâàíoâà

Редактор В.Петраш Техред М.Дидык КорректоР А.Тяско

Заказ 3106/53 Тираж 704 Подпис ное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4