Устройство для обнаружения ошибок при передаче кодов

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1403066

А2 (5!) 4 б 06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPGMOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (6!) 1091211 (2!) 3904249/24-24 (22) 03.06.85 (46) 15.06.88. Бюл. № 22 (72) С. Л. Мартиросян и Ю. А. Свистельников (53) 68! .3 (088.8) (56) Авторское свидетельство СССР № 1091211, кл. G 06 F 11/08, !983. (54) (57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК ПРИ ПЕРЕДАЧЕ

КОДОВ по авт. св. № 1091211, отличающееся тем, что, с целью повышения информативности контроля, в него введены блок индикации, второй, третий и четвертый дешифраторы, первый, второй и третий регистры, первый и второй блоки элементов И, (и+1)-й и (и+2)-й элементы

ИЛИ, причем входы разрешения записи первого, второго и третьего регистров и управляюгций вход второго дешифратора объединены и подключены к выходу блока формирования сигнала ошибки, информационные входы первого и второго регистров соединены соответственно с первым и вторым выходами входного регистра, информационные входы третьего регистра соединены с выходами первого и второго блоков контроля по модулю два, выходы третьего регистра соединены с информационными входами второго дешифратора, первый выход которого соединен с управляющими входами третьего и четвертого дешифраторов, выходы которых соединены с первым и вторым входами блока индикации, третий и четвертый входы которого соединены с выходами соответственно первого и второго блоков элементов И, первая и вторая группы разрядных выходов второго регистра соединены с информационными входами третьего и четвертого дешифраторов соответственно и с первым входом первого блока элементов И, второй вход которого подключен к выходу (и+1) -го элемента

ИЛИ, первый вход которого соединен с первым входом (и+2) -го элемента ИЛИ и с вторым выходом второго дешифратора, третий и четвертый выходы которого соединены с вторыми входами (п+1)-го и (и+2)-го элементов ИЛИ соответственно, разрядные выходы первого регистра соединены с первым входом второго блока элементов И, второй вход которого подключен к выходу (и+2)-го элемента ИЛИ.

1403066

Изобретение относится к вычислительной технике, может быть использовано в устройствах автоматизированного контроля узлов передачи информации и является усовершенствованием изобретения по авт. св. Хо 1091211. 5

Цель изобретения — повышение информативности контроля.

На чертеже представлена структурная схема устройства для обнаружения ошибок при передаче кодов. !О

Устройство содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3 управления параллельной записью, блоки 4 и

5 контроля по модулю два, дешифратор 6, элементы ИЛИ 7.! — 7.п, входные регистры

8.1 — 8.п, триггеры 9.! — 9.п, блоки 10.1 — 10 п контроля на четность, блок 1 формирования сигнала ошибки, информационный вход 12, стробирующий вход 13, вход 4 контрольных разрядов, информационные выходы !5.! — 15.п, выход 16 сигнала ошибки, дешифраторы 17 — !9, регистры 20 — 22, 20 элементы ИЛИ 23 и 24, блок 25 индикации и блоки 26 и 27 элементов И.

Устройство работает следующим образом.

Информация, поступающая на входной 25 регистр 1 с входа 12 информации, и контрольные разряды, поступающие на регистр

2 контрольных разрядов с входа 13 контрольных разрядов, записываются в регистры 1 и 2 по стробу, поступающему со стробирующего входа 13. Информация по- 30 байтно контролируется в блоках 4 и 5 контроля»о модулю два. Результат контроля с выходов блоков 4 и 5 посту пает на входы регистра 21 и блока 11 фор" .мирования сигнала ошибки, выход которого является выходом !6 сигнала ошибки уст2 ройства. Первый байт информации переписывается в выходной регистр 8, а соответствующий ему контрольный разряд — в триггер 9 по сигналу, поступающему через элемент ИЛИ 7 с выхода дешифратора 6, на вход которого поступает второй байт информации. В устройстве предусмотрена параллельная запись первого байта информации и его контрольного разряда во все регистры 8 и триггеры 9 по сигналу с блока 3 управления napaллельной записью. Информация на выходах регистров 8 контролируется в блоках 10 контроля на четность. Результат контроля с выходов блоков 10 поступает на входы блока 11 формирования сигнала ошибки.

Если устройством обнаружена ошибка, то блок 11 формирования сигнала ошибки формирует сигнал, который записывает первый и второй байты информации и результат их контроля блоками 4 и 5 в первый, второй и третий регистры соответственно и стробирует дешифратор 17.

Если ошибка обнаружена блоком 4 контроля по модулю два, или блоком 5 контроля по модулю два, или блоками 4 и 5 одновременно, то дешифратор 17 формирует на своем выходе сигналы, разрешающие прохождение на блок 25 индикации первого байта, или второго байта, или одновременно первого и второго байтов информации соответственно.

Если ошибка обнаружена блоком 10 контроля на четность, то дешифратор 17 формирует на своем выходе сигнал, который стробирует дешифраторы 18 и 19. С выходов дешифраторов 18 и 19 информация о номере платы и номере регистра в плате, в которых произошел отказ, поступает на блок 25 индикации.

1403066

Составитель к!. Иваныкин

Редактор Л. Огар Техред И. Верес Корректор Л. Обручар

Заказ 286!!40 Тираж 704 11одписнос

ВНИИПИ Государственного комитета СССР по делам изоорстский и открытий! 3035, Москва, Ж вЂ” -35, Раугиская наб., д. 4 5

Производственно-полиграфическое предприятие, г. Ужгород, !. Проектная, 4