Анализатор сигнатур параллельного потока данных

 

Изобретение относится к вычислительной технике и может быть использовано в система.х тестового диагностирования цифровых устройств в качестве анализатора выходных реакций. Целью изобретения является повышение надежности анализатора и увеличение достоверности контроля. Анализатор сигнатур содержит регистр 3, разрядность Л которого равна степени образующего многочлена, и группу из М сумматоров 4 по модулю два, причем К. М Л , где К - число контролируемых входов анализатора . Принцип работы анализатора основан на алгоритме ускоренного деления многочленов . При /V К надежность анализатора достигается за счет существенного упрощения его конструкции. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1403065 А 1 (5D 4 G 06 F l l 00

ОПИСАНИК ИЗОЬГЕтКНИЯ

Н ABTOPCHGMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3629300/24-24 (22) 27.07.83 (46) 15.06.88. Бюл. № 22 (7! ) Московский инженерно-физический институт (72) М. A. Иванов (53) 68! .3 (088.8) (56) Питерсон У., Уэлдон Э. Коды, исправл яющие ошибки. М.: М ир, 976.

Computer design, 1974, № 3, с. 94. (54) АНАЛИЗАТОР СИГНАТУР ПАРАЛЛЕЛЬНОГО ПОТОКА ДАННЫХ (57) Изобретение относится к вычислительной технике и может быть использовано в системах тестового диа)-ностирования цифровых устройств в качестве анализатора выходных реакций. Целью изобретения яьляется повышение надежности анализатора и увеличение достоверности контроля. Анализатор сигнатур содержит регистр 3, разрядность А которого равна степени образующего многочлена, и группу из М сумматоров 4 по модулю два, причем К (М (N, где К вЂ” число контролируемых входов анализатора. Принцип работы анализатора основан на алгоритме ускоренного деления многочленов. При Л (К надежность анализатора достигается за счет существенного упрощения его конструкции. 6 ил.!

403065

Изобретение относится к вычислительной технике и может быть использовано в системах тестового диагностирования цифровых устройств в качестве анализатора Bblходиых реакций проверяемого изделия.

Цель изобретения — - иовы1иение надежности анализатора и увеличение 1остоверности контроля.

На фиг. 1 представлена функциональная схема анализатора, соответствующе о образующему многочлену Ф(х) ==- х1+ х + 1 10 для случая К = 2, где К -- число контролируемых входов анализаторы. СоировожДа lo III 3ß мат!) и Ц3, 011ис ы Вы к)иIIISI;101 H кх Pаботы устройства, имеет вид

1100 100 1! О

0010 00! О 0001

Ч1„0001 0001 000

1000 1000 1100

Устройство имеет первый !1 и второй 1, ииформа1ьиоиные (контролируемые) входы и тактовый вход 2, а также содержит рс- 20 гистр 3, разрядность которого равна степени образующего многочлеиа Ф(Х), сумматоры 4 ио модулю два (К (М (1У). Выходами устройства являются выходы всех разрядов регистра 3.

На фи г. 2 IIOK333 H 3 CXI M3 311 I,!I H:13TOР<1 ЛлЯ с1УчыЯ Ф(Х) = Х + Х + К=5 со ировождаю1цая матрица в этом случае имеет ви.i V = Tl == Tl, на фиг. 3 - — ex(»3 анализатоР3 длЯ слух чаЯ К = 3, Ф(х) = v +

+ х + 1, Г = TI, 33 фиг. 4 — — эквива II IITиая схема анализатора для того же слу I d iI.

Уравнения работы анализаторов, показанных на фиг. 3 и 4, имеют вид

Ql(t + 1) = М а,(t)83 ф Q,(t);

Q (t + 1) = — а1®Ж аг(/)ЮЯ1(г)(1) Я;1(t)8 Q.1(г);

Q.,(t + 1) = а (t)(+Ql()®Я 1®, Q,(t + 1) =

= Q 1(!), где Q,(t) и Q,(t + 1) — содержимое i -го разряда регистра 3 в моменты t u l + 1 соответственно, 1 = 1, Ъ, / = !,n!; 1(а1®..аг(г)... 40

aI(l))) — - анализи 1 емый двои иный набор, а, (t) (0,1), j = 1, К; m — длина контролируемых двоичных последовательностей.

На фиг. 5 показана схемы анализатора для случая lг = 2, Ф(х) = х + хг + 1; на фиг. 6 — вид сопровождающей матрицы для рассматриваемого случая, где

О 001

Та 000

» 0OJ

Анализатор работает следующим образом.

Перед началом работы регистр 3 устанавливается в нулевое состояние. Цепь установки в исходное состояние на фиг. 1--5 не показана. На входы 1 анализатора поступают двоичные последовательности с выходов объекта контроля, являющиеся его реакциями на входные тестовые воздействия.

О О

0 и1 0...0 а2 (1 ...0 или Тг=

Т,=О О ... 1 О а,;00 „,! а, 00...0

L О О ... 01 а„а .1... a2 aIJ где и; E (0,1) -- коэффициенты обрызующегG многочлена Ф(х) = a„x а„,, х —; ... + .Ьа,Х2+a, X 1;

6 (t j =- ((,), (t )...(1; (()...Q, (t )) .I g (t —, 1) = (Я (, -1) ...Q„ (t+ () ...Q„(t+1) ) вектора, характеризук1щие состояние генератора соответственно в моменты и (t+1).

При Т = Т, число сумматоров 4 ио модулю два, входящих в состав устройства: !

Кири К(1У;

1N при К) %, а сигнатура, образующаяся в регистре 3, однозначно соответству"ет остатку от деления многочлена входных последовательностей А(х) на многочлен Ф(х) = Ф(1/,х) х где Ф (х) — характеристический многочлен устройства. При Т = Тг сигнатура, образуюгцаяся в регистре 3. в точности равна остатку от деления А(Х) на Ф (Х), а

К»(tV.

Форму.га изобретения

Анализатор сигнатур параллельного потока данных, содержащий !V-разрядный регистр, где А1 — степень образующего многочлена, М сумматоров по модулю два, где

К (М (М, К вЂ” число контролируемых входов анализатора, выходы М сумматоров по модулю два соединены с соответствующими М информационными входами регистра, контролируемые входы анализатор" соединены с соответствующими входами перНа вход 2 анализатора поступают синхросигналы проверяемого изделия. После окончания цикла тестирования, т. е. после поступления m анализируемых двоичных наборов (а1®..а,(t)...al(t)J, в регистре 3 анализатора образуется сигнатура, которую затем сравнивают с кодовым эталоном, полученным с работоспособного изделия. На основании результата сравнения делают вывод о техническом состоянии объекта контроля, так как наличие в нем неисправности проявляется в виде искажения его выходных последовательностей.

Обратные связи в анализаторе подбирают таким образом, чтобы за один такт выполнялись преобразования, которые в одноканальном анализаторе выполняются за К тактов. Таким образом, принцип работы устройства основан на алгоритме ускоренного деления многочлеиов. Основой анализатора является генератор двоичных последовательностей, соответствуюгций уравнению Q(t + !) = — Q(tj Т, где T — — квадратная матрица порядка % вида вой группы входов сумматоров по модулю два, тактовый вход анализатора соединен с тактовым входом регистра, отличающийся тем, что, с целью повышения достоверности контроля, N М информационных входов регистра соединены с вы",olaìè соответствующих разрядов регистра, входы второй группы входов сумматоров по модулю два, соединенных с l-ми информационными входами регистра, соединены с выходами регистра, соответствуюшими ненулевым элс0 1 ... О 0

0 0....10

0 0....01 пл - " и -гн >

0...0

1...0

Q) 1 а 0 т= или l >=

0...0

0...0 а >0 а 0 где а; E О,!) - - коаффнциснты образ кнцего многочлена. ментам i-го còoëáöà сопровождак)нLей матрицы !х = 7 ", где 7 -- квадратная матрица порядка вида

0 O 1 ?

y rz g О а 1

7 1 Об

L7 1 10

C,oñãàâèTåëü С. Старчихин

Редактор А. Огар Гехред И. Верее Корректор А. Тяско

Заказ 2861!40 Тираж 704 Подписное

ВНИИГ1И Государственного комитета С(.(Р но делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раугнская наб., д. 4!5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4