Устройство для умножения

 

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения, в частности в цифровых интегрирующих машинах. Целью изобретения является расширение функциональных возможностей за счет вычисления текущего значения произведения при плавном изменении сомножителей. Устройство содержит регистры 4, 3 множимого и множителя , накапливающий сумматор 10,схему сравнения 9, счетчики 1, 2, шесть . элементов И 12-17, элемент ИЛИ 18, группу элементов ИСКЛЮЧМаЦЕЕ ИЛИ 11, три мультиплексора 5-7 и триггер 8. 1 ил. g (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4159071/24-24 (22) 05.12.86 (46) 07,06.88. Вюл. №- 21 (71) Научно-исследовательский физикотехнический институт при Горьковском государственном университете им. Н.И. Лобачевского (72) Н.Н. Макаров (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 794635, кл. С 06 F 7/52, 1979.

Авторское свидетельство СССР

N - 1309020, кл, С 06 Г 7/52, 1985. (54), УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычисли,.SU„„1401454 A 1 (51) 4 С 06 F 7/52 тельной технике и предназначено для использования в цифровых вычислительных машинах различного назначения, в частности в цифровых интегрирующих машинах. Целью изобретения является расширение функциональных возможностей за счет вычисления текущего зна" чения произведения при плавном изменении сомножителей. Устройство содержит регистры 4, 3 множимого и множителя, накапливающий сумматор 1О,схему сравнения 9, счетчики 1, 2, шесть элементов И 12-17, элемент ИЛИ 18, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, три мультиплексора 5-7 и триггер 8 °

1 ил, 1401454

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения, в частности в цифровых интегрирующих машинах.

Цель изобретения — расширение функциональных возможностей за счет вычисления текущего значения произведения при плавном изменении обоих сомножителей.

На чертеже представлена функциональная схема устройства умножения.

Устройство содержит счетчики 1 и

2, регистр 3 множителя и регистр 4 множимого, мультиплексоры 5-7, триггер 8, схему 9 сравнения,-накапливающий сумматор 10, группу элементов ИСКЛЮЧйОЩЕЕ ИЛИ 11, элементы

И 12-17, элемент ИЛИ 18, входы 19 множителя» входы 20 множимого, тактовый вход 21, вход 22 "Сброс" и выходы 23 устройства.

Входы 19 и 20 через регистры 3 и

4 соединены с вхоцами мультиплексора

6, а выходы счетчиков 1 и 2 — с входами мультиплексоров 5 и 7.

Выходы мультиплексоров 5 и 6 соединены с входами схемы 9 сравнения, 3Р выход "Больше" которой соединен с входом элемента 12, а выход "Меньше"— с входом элемента 13, входами элементов 11 и входом переноса сумматора 10. Выход элемента 12 соединен с первым входом элемента 18 и с входами, элементов 14 и 16. Выход элемента 13 соединен с вторым входом элемента

18 и с входами элементов 15 и 17,Выход элемента 18 соединен с синхровхо-gp дом сумматора 10,Выходы элементов 14, 15 соединены с входами счетчика 1, а выходы элементов 16 и 17 — с входами счетчика 2. Вход 21 устройства соединен с синхровходами регистров 3 и 4, с вторыми входами элементов 12 и 13 и счетным входом триггера 8. Вход 22 устройства соединен со сбросовыми входами счетчиков 1 и 2, сумматора

10 и триггера 8. Единичный выход триггера 8 соединен с управляющими входами мультиплексоров 5 — 7 и вторыми входами элементов 16 и 17, а инверсный выход триггера 8 соединен с вторыми входами элементов .14 и 15.

Выходы мультиплексора 7 соединены через группу элементов 11 с входами сумматора 10, выходы которого являются выходами 23 устройства, Накапливающий сумматор 10 содержит замкнутые в кольцо комбинационный сумматор 24 и регистр 25. Схема 9 сравнения формирует сигнал Больше » если код А по абсолютной величине больше кода В» или сигнал Меньше если код A меньше кода В. При равенстве кодов А и В сигналы "Больше" и "Меньше" не формируются. Схема 9 сравнения может быть выполнена, как и в известном .устройстве, на комбинационном статоре и логических элементах или другим известным способом.

Счетчики 1 и 2, регистры 3, 4 и 25 и триггер 8 срабатывают по заданному фронту тактовых импульсов. Мультиплексоры 5-7 при нулевом сигнале U пропускают на выход код с первой группы входов, а при единичном сигнале V с второй группы входов.

На входы 19 и 20 подаются m-разрядные двоичные коды множителя а и множимого Ь соответственно. В приведенном варианте устройства разрядности сомножителей равны, хотя в общем случае они могут быть разными. В этом случае коду с меньшей разрядностью присваивается дополнительное число старших разрядов, а разрядность m устройства принимается равной наибольшей разрядности сомножителей, при этом регистр и счетчик, соответствующие данному сомножителю, могут иметь меньшее, чем m число разрядов. На вход 21 устройства подаются тактовые импульсы с периодом следования ь .

Устройство работает следующим образом.

После включения устройства на вход

22 подается сигнал, устанавливающий счетчики 1 и 2, триггер 8 и регистр

25 в исходное нулевое состояние. При наличии на входах 19 и 20 кодов множителя и множимого начинается процесс умножения, При нулевом состоянии триггера 8 на схему 9 сравнения поступают коды со счетчика 1 и регистра 3, а на вход сумматора 10 через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11 — код со счетчика 2, одновременно разрешается работа элементов И 14 и 15. Если а О, то схема 9 сравнения выдает сигнал "Больше",при этом под действием тактового импульса, проходящего через элементы И 12 и 14, к содержимому счетчика 1 прибавляется, единица, а к содержимому накапливающего сумматора 10 прибавляется код счетчика 2. Если а C О, 3 14014 то из содержимого счетчика 1 и сумматора 10 вычитается соответственно единица и код счетчика 2..

При единичном состоянии триггера

8 на схему 9 сравнения поступают коды

5 со счетчика 2 и регистра 4, а на вход сумматора 10 через элементы ИСКЛ!ОЧЛОЩЕЕ ИЛИ 11 — код со счетчика 1. Одновременно разрешается работа элементов !О

И 16 и 17, а работа элементов И 14 и

15 запрещается, если Ь 7 0, то схема 9 сравнения выдает сигнал "Больше",при том содержимое счетчика 2 увеличивается на единицу, а к содержимому сумма- !5 тора 10 прибавляется код счетчика 1.

Если Ь < О, то схема 9 сравнения выдает сигнал "Меньше", а из содержимого счетчика 2 и сумматора 10 вычитается соответственно единица и код счетчика

Таким образом, в нечетных подтактах работы сравниваются коды счетчи1

54

4 ка 1 и регистра 3, к содержимому сум— матора прибавляется или отнимается код счетчика 2, а в четных подтактах сравнивают коды счетчика 2 и регистра 4, т.е. происходит попеременный анализ кода множителя и множимого, при этом коды в счетчиках 1 и 2 изменяются в таком направлении, чтобы сравняться с кодами в регистрах 3 и 4, соответственно. После того, как коды в счетчиках 1 и 2 сравняются с кодами регистров 3 и 4 соответственно, сигналы на выходах "Больше" и "Меньше" схемы 9 сравнения не формируются и изменение кодов в счетчиках 1 и 2 и сумматоре прекращается, при этом в сумматоре 10 оказывается код, равный произведению а-Ь.

Пусть а (Ь; a ) 0; Ь > О.

В нечетных подтактах в сумматор

10 поступают коды со счетчика 2,которые изменяются в следующей последовательности:

О, 1, 2,..., (а-1), а, (а+1) ... (Ь-1),Ь,Ь,...

Первые а тактов Последующие (Ь-а) тактов, I

В четных подтактах в сумматор 10 изменяются в следующей последовательпоступают коды со счетчика 1, которые 30

2, 3, ..., (а-1),а, а, а, ..., а

Первые а тактов Последующие (b-а) тактов.

В течение первых а тактов суммиро- при этом на выходе схемы 9 сравнения вание разрешено как в четных, так и 35 появляются сигналы "Больше" или

I! и в нечетных подтактах,. а в последующих Меньше, которые обеспечивают изме(Ь-а) тактах — только в четных подтак- нение кодов в счетчиках 1 и 2 H cyMтах. Следовательно, в сумматоре 1О на- маторе 10. копится код Если скорости изменения "а и "Ъ"

1 а-1 +1 не превышают величины — единиц млад2/г а-, „=i а+1 шего разряда кодов, то в устройстве — а + а(Ь-а) = аЬ. устанавливается следящий режим, при этом коды в счетчиках 1 и 2 отслежиПри а Ь 0 аналогичными рассуж- 15 вают входные коды а и Ъ, а код в сумдениями можно показать, что в суммато- маторе 10 равен текущему значению ре 10 накопится код произведения а ° Ь. а-Ь

pi+ » i +,>»Ъ = аЬ. Формула изобретения

1t l =1 1=1

При а = Ь 0 в сумматоре накопит- Устройство для умножения, содержася код щее регистры множимого и множителя, +

Ф-1 Dl z накапливающий сумматор, схему сравне+,) = а ния, первый счетчик, первый и второй з=1 1с1 элементы И, элемент ИЛИ и гРУппУ элеЕсли входные коды множителя и мно- ментов ИСКШОЧАЮЩЕЕ ИЛИ, причем входы жимого начинают плавно изменяться,то множимого и множителя устройства явнарушается равновесие между кодами ляются информационными входами регисчетчиков 1 и 2 и регистров 3 и 4, строя множимого и множителя соответСоставитель A. Клюев

Техред Л.Сердюкова

Редактор А. Воравич

Корректор А, Тяско

Заказ 2785/47 Тираж 7О4 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5 !

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 !40!4 с твенно, выходы накапливающего сумма-тора являются выходами устройства, тактовый вход которого соединен с первыми входами первого и второго элементов И и синхровходам регистра

5 множимого, причем выход "Больше" схемы сравнения, соединен с вторым входом первого элемента И, а выход

"Меньше — с вторым входом второго элемента И, с первыми входами элементов ИСКЛЮЧА!ОЩЕЕ ИЛИ группы и входом переноса накапливающего сумматора, информационный вход 1-го разряда которого (где i = 1,...,m; m — разрядность сомножителей) соединен с выходом i--ro элемен-а ИСКЛЮЧЛОЩЕЕ ИЛИ группы, а информационный вход j-го разряда (где j = m+1,...,2m) соединен с выходом m — ro элемента ИСКГПОЧА20

ЮЩЕЕ ИЛИ группы, причем выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого соединен с синхровходом накапливающего сумматора, а вход Сброс устрой-25 ства соединен са сбрасовыми входами накапливающего сумматора и первого счетчика, î - л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисле- З< ния текутега значения произведения при плавном изменении обоих сомножителей, в устройство введены третий, четвертый, пятый и шестой элементы И, второй счетчик, первый, второй и третий мультиплексоры и триггер, соеди35 ненный счетным входом с тактовым вхо,цом устройства, а сбросовым входом— с входом "Сброс" устройства„ причем прямой выход триггера соединен с управляющими входами первого, второго и третьего мультиплексоров и с первыми входами пятого и шестого элементов И, а инверсный выход триггера соединен с первыми входами третьего и четвертого элементов И, выходы которых соединены соответственно с входами сложения и вычитания первого счетчика,а Выходы пятого и шестого элементов И соединены соответственно с входами сложения и вычитания второго счетчика, при этом выходы первого счетчика соединены с первой группой информационньгх входов первого мультиплексора и второй группой информационньгх входов третьего мультиплексора, а выходы второго счетчика — с: второй группой информационных входов первого мультиплексора и с первой группой информационных входов третьего мультиплексора, выходы регистров множителя и мнажимога соединены соответственна с первой и второй группами информационных входов второго муль типлексара, причем выходы первого и второго мультиплексоров соединены соответственно с первой и второй группами входов схемы сравнения, а выходы третьего мультиплексора соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ группы, причем выход первого элемента И соединен с вторыми входами третьего и пятого элементов И, а выход второго элемента И соединен с вторьгми;входами четвертого и шестого элементов И, а тактовый вход и вход

1 Сброс" устройства соединены с синхровхадом регистра мнажителя и синхровходом второго счетчика соответственно.