Устройство одновременного контроля п-импульсных последовательностей в реальном масштабе времени
Изобретение относится к области радиотехники и автоматики, а также к импульсной и вычислительной технике и может быть использовано для контроля импульсных последовательностей в реальном масштабе времени. Целью изобретения является увеличение вероятности обнаружения коррелированных ошибок в произвольных импульсных последовательностях. Для этого в устройство дополнительно введены п элементов ИСКЛЮЧАИЦЕЕ -ИЛИ 5 и квазислучайный кодовый преобразователь 4. Кроме того, устройство содержит блок 1 регистрации, например п-разрядный регистр, блок 2 синхронизации, вход 3 запуска устройства, выходы 6 устройства , входы 7 для подачи импульсных последовательностей, входы В для переключения функций преобразования. На чертеже также показаны R-вход установки нуля регистра, С-вход синхронизации регистра. В результате последовательного проведения многократного контроля импульсных последовательностей вероятность обнаружения ошибок резко повышается. 2 ил. (Л
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
nw®< ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н А BTOPCHOIVlV СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4037771/24-.21 (22) 17.03.86 (46) 07.05.88. Бюл. - 17 (72) Б.П.Кудрявцев, Д.П.Михалев, А.В.Рыбин и В.М.Чистов (53) 621.373.4 (088.8) (56) Электроника, 1978, Ф 12, с. 62. Журавлев Ю.П. и др. Надежность и контроль 3BM, M. Советское радио, 1978, с. 144, рис. 3.28. (54) УСТРОЙСТВО ОДНОВРЕМЕННОГО КОНТРОЛЯ N-ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ (57) Изобретение относится к области радиотехники и автоматики, а также к импульсной и вычислительной технике и может быть использовано для контроля импульсных последовательностей в реальном масштабе времени. Целью изобретения является увеличение вероятности обнаружения коррелированных ошибок в произвольных импульсных последовательностях. Для этого в устройство дополнительно введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и квазислучайный кодовый преобразователь 4. Кроме того, устройство содержит блок 1 регистрации, например п-разрядный регистр, блок 2 синхронизации, вход 3 запуска устройства, выходы 6 устройства, входы 7 для подачи импульсных последовательностей, входы 8 для переключения функций преобразования. На чертеже также показаны R-вход установки нуля регистра, С-вход синхронизации регистра. В результате последовательного проведения многократного контроля импульсных последовательностей вероятность обнаружения ошибок резко повышается. 2 ил. 1394422 Изобретение относится к радиотехнике и автоматике, в частности к импульсной и вычислительной технике и может быть использовано в устройствах импульсной и вычислительной тех5 ники для контроля импульсных последовательностей в реальном масштабе времени. Цель изобретения — увеличение вероятности обнаружения коррелированных ошибок в произвольных импульсных последовательностях. На фиг. 1 изображена функциональная схема устройства; на фиг. 2.— временная диаграмма, поясняющая принцип его работы. Устройство одновременного контроля и-импульсных последовательностей в реальном масштабе времени состоит 2р из и входов для подачи импульсных последовательностей, блока регистрации, в качестве которого используется п-разрядный регистр 1, и блока 2 синхронизации, вход которого соеди- 25 нен с входом 3 запуска устройства. Кроме того, в устройство введены квазислучайный кодовый преобразователь 4 и п элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5. Квазислучайный кодовый преобразова- 30 тель выполнен в виде постоянного запоминающего устройства (ПЗУ) 4, имеющего n + m адресных входов, и-разрядд+m ных выходов и содержащего 2 и-разрядных ячеек памяти, в которых разме- 35 щены 2 массивов чисел. В каждом массиве квазислучайным образом размещены 2" и-разрядных неповторяющихся двоичных чисел (десятичном представлении это число от 0 до 2 -i). Разрядные выходы ПЗУ 4 соединены поразрядно с разрядными входами регистра 1. Входы регистра 1: R-вход установки . нулевого кода и С-вход синхронизации соединены с первым и вторым выходами „ блока 2 синхронизации соответственно, предназначенными для выдачи импульсов обнуления и записи в регистр 1. Каждый из и-разрядных выходов регистра 1 соединен с выходами устройства б и через каждый из п элементов 5О ИСКЛЮЧАЮЩЕЕ ИЛИ 5., соединен с каждым из п адресных входов квазислучайного кодового преобразователя 4, причем вторые входы п элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5 соединены с соответствующими и входами 7 для подачи импульсных последовательностей, а ш адресных входов кодового преобразователя 4 соединена с тп-входами 8 для переклю- чения функции преобразования ° Устройство работает следующим образом, Предварительно на входы 8 устройства, предназначенные для переключения функции преобразования, подается m-ðàçðÿäíûé код, Происходит выборка одного из m массивов случайных чисел, размещенных в кодовом преобразователе (ПЗУ) 4. Далее на вход 3 запуска блока 2 синхронизации подается импульс запуска устройства (см. временную диаграмму фиг.2), на первом выходе блока синхронизации появляется импульс установки нуля регистра (УО) и на выходах регистра 1 устанавливается нулевой код. После этого на входах и элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5 оказываются нулевые коды, а слецовательно, и на выходах п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 оказываются нулевые коды. Из ПЗУ 4 выбирается код, хранящийся по нулевому адресу. После этого устройство готово к работе. Далее с второго выхода блока синхрони"-;ации выдаются импульсы синхронизации регистра (f) и одновременно или с задержкой на входы 7 устройства подаются контролируемые импульсные последовательности (U U„). Состояние устройства изменяется после прихода каждого импульса синхронизации регистра. Первый импульс синхронизации произведет запись кода, выбранного из ПЗУ 4. Этот код с выходов регистра 1 подается на свои входы и элементов ИСКЛЮЧАКЩЕЕ ИЛИ 5 и происходит сравнение .с кодовой комбинацией, определяемой состоянием на входах 7 устройства. Результат сравнения (результат операции ИСКЛЮЧАЮЩЕЕ ИЛИ) этих кодов определяет новый адрес ячейки ПЗУ 4, содержимое которой переписывается в регистр 1 при поступлении следующего импульса синхронизации. Затем опять происходит сравнение нового значения кода, полученного на выходе регистра 1, с кодовым состоянием на входах 7 устройства и выбирается новое значение кода из ПЗУ 4. После окончания контролируемых импульсных последовательностей импульсы синхронизации снимаются, и на выходах 6 регистра 1 фиксируется кодовое состояние, за.— писанное последним импульсом синхронизации. Если полученное значение 1394422 Формула из обре те ния 1l l l l 1 111 11 111 11 111 l l l 11 11 1 1 ) Составитель Е.Суров Редактор С.Патрушева Техред Л.Сердюкова Корректор В. Бутяга Подписное Заказ 2237/55 Тираж 928 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 кода на выходах 6 соответствует заданному (известному заранее), то контролируемые импульсные последовательности считаются верными, если же 5 значение кода на выходах 6 не совпадает с заданным, то где-то в импульсной последовательности имеется ошибка. Далее íà m-входах 8 устройства изменяют код. Происходит выборка нового массива случайных чисел. После этого проводится контроль импульсных последовательностей. В результате последовательного проведения m-кратного контроля импульсных последовательностей вероятность обнаружения ошибок резко повышается. Устройство одновременного контроля и-импульсных последовательностей в реальном масштабе времени, содержащее п входов для подачи импульсных последовательностей, блок регистрации 25 и блок синхронизации, вход которого соединен с входом запуска устройства, отличающее с я тем, что, с целью повышения достоверности обнаружения коррелированных ошибок в произвольных импульсных последовательностях, в устройство введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и квазислучайный кодовый преобразователь, выполненный в виде постоянного запоминающего устройства (ПЗУ), имеющего п + m адресных входов, и разрядных niw выходов и содержащего 2 п-разрядных ячеек памяти в которых размеще11) Ф ны 2 массивов чисел, в каждом массиве квазислучайным образом размещен ны 2 и-разрядных неповторяющихся двоичных чисел, а блок. регистрации выполнен в виде и-разрядного регистра, причем разрядные выходы постоянного запоминающего устройства соединены поразрядно с разрядными входами регистра, R-вход и С-вход которого соединены с первым и вторым выходами блока синхронизации соответственно, а каждый из п-разрядных выходов регистра соединен с выходами устройства и через каждый иэ и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с каждым из п адресных входов квазислучайного кодового преобразователя, причем вторые входы и элементов ИСКЛЮЧАКЩЕЕ ИЛИ соединены с соответствующими и-входами для подачи импульсных последовательностей, а m адресных входов кодового преобразователя соединены с m-входами для переключения функции преобразования.
