Усилитель считывания

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам. Целью изобретения является повьшение быстродействия . Усилитель считывания содержит первый 1 и второй 2 переключающие элементы на транзисторах первого типа проводимости, первый 3 и второй 4 управляющие элементы на транзисторах первого типа проводимости , элемент, НЕ 5, третий 6 и четвертый 7 управляющие элементы на транзисторах второго типа проводимости, первый 8 и второй 9 нагрузочные элементы на транзисторах второго типа проводимости, информационный вход 10, стробирующий )зход 11, информационные выходы 12 и 13. Поставленная цель достигается за счет исключения из усилителя считывания триггерной схемы, следовательно , исключены потери времени на переключение триггерной схемы. 1 ил. л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19)SU(II) (51)4 С I I С 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Д

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4152303/24-24 (22) 24.11.86 (46) 30.04.88. Бюл. N - 16 (72) E.À.Êîìàðîâ, А.И.Моторин и В.В.Теленков (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 1015435, кл. G 11 С 7/00, 1981 °

Патент США 4045785, кл. G 11 С 7/06, опублик. 1977. (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ (57) Изобретение относится к вычйслительной технике, в частности к запоминающим устройствам. Целью изобретения является повышение быстродействия. Усилитель считывания содержит первый l и второй 2 переключающие элементы на транзисторах первого типа проводимости, первый 3 и второй 4 управляющие элементы на транзисторах первого типа проводимости, элемент НЕ 5, третий 6 и четвертый 7 управляющие элементы на транзисторах второго типа проводимости, первый 8 и второй 9 нагрузочные элементы на транзисторах второго типа проводимости, информационный вход 10, стробирующий вход

I1, информационные выходы 12 и 13.

Поставленная цель достигается за счет исключения из усилителя считывания триггерной схемы, следовательно, исключены потери времени на пере- Я ключение триггерной схемы. I ил.

1392592

Изобретение относится к вычислительной технике, н частности к запоминающим устройствам.

Целью изобретения является повыше5 ние быстродействия усилителя считыва— ния.

На чертеже представлена функциональная схема усилителя считывания.

Усилитель считывания содержит пер- lð вый 1 и второй 2 переключающие элементы на транзисторах первого типа проводимости, первый 3 и второй 4 управляющие элементы на транзисторах первого типа проводимости, элемент

НЕ 5, третий 6 и четвертый 7 управляющие элементы на транзисторах второго типа проводимости, первый 8 и второй 9 нагрузочные элементы на транзисторах второго типа проводимос- 2р ти, информационный вход 10, вход 11 стробирования, первый 12 и второй 13 информационные выходы.

Усилитель считывания работает следующим образом. 25

В исходном состоянии н» нход ll поступает уровень "0", который закрывает транзисторы 3 и 4 первого типа проводжчости и открывает транзисторы .6 и 7 второго типа проводимости, фор- 30 мируя тем самым на выходах 12 и 13 уровни 1, режиме ожидания, при котором информация не считана. При этом транзисторы

8 и 9 закрыты.

При считывании информации по входу ll поступает уровень "1", который открывает транзисторы 3 и 4 первого типа проводимости. В зависимости от 40 поступающей по входу 10 информации открынается транзистор или транзистор 2 соответственно, формируя на выходе 12 или !3 уровень "0", при этом транзисторы 6 и 7 закрыты. Уровень 45

"1" на выходе 13 или 12 формируется по обратной снязи за счет транзисторон 9 или 8 соответственно, поскольку при этом на затвор транзистора 9 или 8 поступает уровень "0" со смежного выхода 12 или 13 соответственно.

Этим достигается практически эквивалентное по времени формирование парафаэной информации на выходах !2 и 13, которая свидетельствует об окончании считывания информации, при этом решается задача формирования активного состояния — уровня "!" на выходе 12 или 13.

В усилителе считывания перед началом считывания на выходах 12 и 13 эа счет включения транзисторов 6 и 7 формируются уровни 1 (высокого урьння). В момент считывания информации транзисторы 6 и 7 отключаются, при этом на одном из выходов 12 и

13 формируется уровень 0", который обеспечивает включение одного из транзисторов 9 или 8 соответственно, поддерживая тем самым активное состояние "I" (высокий уровень) на одном из выходов 12 или 13. В момент отключения выходной информации происходит быстрое формирование уровня

"1" на выходах 12 и !3 таким образом, что общее время, т.е. время переключения в исходное состояние и время считывания информации, значительно уменьшается и быстродействие усилителя считывания в последовательности циклов считывания за счет этого повышается. формула изобретения

Усилитель считывания, содержащий первый и второй переключающие элементы на транзисторах первого типа проводимости, причем затвор транзистора первого переключающего элемента является информационным входом усилителя, истоки транзисторов первого и второго переключающих элементон соединены с шиной нулевого потенциала усилителя, отличающийся тем, что, с целью повышения быстродействия усилителя, н него внедены первый и нторой управляющие элементы на транзисторах первого типа проводимости, третий и четвертый управляющие элементы на транзисторах второго типа проводимости, первый и второй нагрузочные элементы на транзисторах второго типа проводимости и элемент

НЕ, вход которого подключен к затвору транзистора первого переключающего элемента, сток которого подключен к истоку транзистора первого управляющего элемента, сток которого соединен со стоком транзистора первого нагруэочного элемента, стоком транзистора третьего управляющего элемента и затвором транзистора второго нагрузочного элемента, сток которого подключен к стоку транзистора четвертого управляющего элемента, затвору тоанзистора первого нагрузочного эле!

392592

Составитель Т.Зайцева

Техред lI.Ñåðäþêoâà Корректор В.Гирняк

Редак тор Е . Копч а

Заказ 1811/55 Тирах 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, E-35, Рауаская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ухгород, ул. Проектная, 4 мента и стоку транзистора второго управляющего элемента, исток которого соединей со стоком транзистора второго переключающего элемента, затвор которого подключен к выходу элемента

НЕ, затворы транзисторов с первого по четвертый управляющих элементов объединены и являются входом стробирования усилителя, первым и вторым информационными выходами которого являются соответственно стоки транзис5 торов третьего и четвертого управляющих элементов, истоки транзисторов нагрузочных элементов, третьего и четвертого управляющих элементов подключены к шине питания.