Устройство для контроля монотонно изменяющегося сигнала
Устройство относится к вычислительной технике и может быть испольо О зовано для контроля работы устройств, выходной сигнал которых изменяется « монотонно Устройство обеспечивает определение монотонности кодовых последовательностей с флуктуацией кода 11 дискрет младшего разряда, что расширяет область его использования . Устройство для контроля монотонно изменяющегося сигнала содержит компаратор 1, формирователь 2 управляюгцих сигналов, блок 3 памяти, два коммутатора 4 и 5, два регистра 6 и 7 и приемник 8 информации. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУВЛИН (19) S () (11) 9 А1 (бд 4 Н 03 М 1/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц
К А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по делАм изо6Ретекий и откРытий (21) 4002857/24-24 (22) 02.01.86 (46) 23.04.88. Бюл. tt) 15 (72) Ю.Н. Цыбин (53) 621.317(088.8) (56) Патент США Р 3729732, кл. Н 03 К 13/02, 1976.
Авторское свидетельство СССР
У 797063 ° кл. Н 03 N 1/00, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МОНОТОННО ИЗМЕНЯЮЩЕГОСЯ СИГНАЛА (57) Устройство относится к вычислительной технике и может быть использовано для контроля работы устройств, выходной сигнал которых изменяется монотонно. Устройство обеспечивает определение монотонности кодовых последовательностей с флуктуацией кода 1 дискрет младшего разряда, что расширяет область его использования. Устройство для контроля монотонно изменяющегося сигнала содержит компаратор 1, формирователь 2 управляющих сигналов, блок 3 памяти, два коммутатора 4 и 5, два регистра
6 и 7 и приемник 8 информации. 1 ил.
1390799
Изобретение относится к вычислительной технике и Mo>i(pT bITI HcIIoIIb эовано для контроля работы устройств, выходной сигнал которых изменяется
МОНОТОННО °
Цель изобретения -- расширение области применения устройства эа счет определения монотонност6 кодовых последовательностей с флуктуацией кода -1 дискрет младшего разряда.
На чертеже представлена функциональная схема устройства.
Устройство для контроля монотонно изменяющегося сигнала содержит компаратор 1 формирователь 2 управ1 ляющих сигналов, блок 3 памяти, первый 4 и второй 5 коммутаторы, первый
6 и второй 7 регистры, приемник 8.
На схеме обозначены информационный 20
9 и управляющий 10 входы устройства.
Устройство работает следующим образом.
По сигналу начала контроля, поступающему из формирователя 2 управляющих сигналов, в блок 3 памяти циклически записывается с входа 9 и хранится на время цикла входная информация, являющаяся кодовой последовательностью. Компаратор 1 осущест- 30 вляет сравнение кодов с выхода блока
3 памяти и на его входе., т,,е, предыдущего и последующего значений кодов по циклам. Сравнение производится с необходимой погрешностью, например
«+1 дискрет младшего разряда. Если 3» разность кодов превышает заданный порог, на выходе компаратора 1 появ,ляется сигнал, свидетельствующий о немонотонном изменении сигнала, этот
:сигнал фиксируется в приемник 8.
По управляющему входу 10 устанавливается режим контроля положительной или отрицательной монотонности (возрастание или убывание кодов).
В случае контроля положительной монотонности сигнал приращения кодов на 1 поступает с соответствующего выхода компаратора 1 на вход регистра 6 через коммутатор 4, а сигнал приращения кодов на -1 поступает при этом с другого выхода компаратора i через коммутатор 5 IIa вход установки в начальное состояние регистра 6 и информационный вход регистра 7, Пер. 55 вое приращение +1 запоминается в первой ступени регистра 6. Если вслед за первым приращением кодов на +1 в последующем цикле контроля опять появляется сигнал приращения +1, то на выходе регистра 6 появляется сигнал, свидетельствующий о том, что в двух смежных циклах контроля произошло приращение кодов каждый раз на
+1. Этот сигнал устанавливает (или подтверждает) в исходное состояние регистр 7.
Если в очередном цикле контроля появляется отрицательное приращение то соответствующий сигнал поступает с другого выхода компаратора
1 через коммутатор 5 на информационный вход регистра 7 и запоминается в нем. Одновременно с выхода коммутатора 5 он поступает на вход установки регистра 6 и устанавливает его в исходное состояние °
Если в очередном цикле контроля поступает опять приращение отрицательного знака -1, то сигнал несоответствия положительной монотонности появляется на выходе регистра 7 и поступает в приемник 8, который может представлять собой табло. Если после первого отрицательного приращения -1 поступает положительное приращение +1, то регистр 6 запоминает это приращение и по поступлении очередного (второго) положительного приращения +I на выходе регистра 6 появляется сигнал, который возвращает регистр,7 в исходное состояние, и работа прибора восстанавливается.
Если вслед за первым положительным приращением + 1 после отрицательного приращения -1 с компаратора 1 поступает опять отрицательное приращение
- I то на выходе регистра 7 появляется сигнал (так как сигнал обнуления с выхода регистра 6 отсутствует), свидетельствующий о немонотонном изменении кода. Этот сигнал поступает в приемную 8.
Таким образом, при контроле положительной монотонности сигнал о недопустимом режиме изменения кода поступает в приемник 8 в том случае, если в двух смежных циклах контроля подряд появляется отрицательное приращение -1, или приращения будут флуктуировать +1, — 1, +1, — 1,..., или при приращении более установленного порога.
Аналогично устройство работает при контроле отрицательной монотонности что обеспечивается переключе9
1390799 нием по входу 10 поступления сигналов компаратора 1 коммутаторами 4 и
5 наоборот. В зтом случае сйгнал немонотонного изменения кода фиксируется в приемник 8 в случае двух подряд приращений +1, или флуктуации приращений +1, -1, +1, -1,..., или при превышении приращения более установленного порога.
Составитель Б.Ходов
Техред М.Дидык Корректор В. Бутяга
Pедактор Н.Тупица
Заказ 1784/56
Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 формула из обретения
Устройство для контроля монотонно изменяющегося сигнала, содержащее компаратор, формирователь управляющих сигналов, первый выход которого соединен с первым входом блока памяти, второй вход которого является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет определения монотонности кодовых последовательностей с флуктуацией кода 4 1 дискрет младшего разряда, в него введены компараторы, регистры и приемник ин-,. формации, выход блока памяти соединен с первым входом компаратора, первый выход которого соединен с первыми прямыми входами первого и второго коммутаторов, второй выход компаратора соединен с вторыми прямыми входами первого и второго коммутаторов, выход первого коммутатора соединен с информационным входом первого регистра, выход которого соединен с первым установочным входом второго регистра, выход которого соединен с первым входом приемника информации, выход второго коммутатора соединен с первым установочным входом первого регистра и информационным входом второго регистра, второй выход формирователя управляющих сигналов соединен с вторыми установочными входами первого и второго регистров, третий выход компаратора соединен с вторым входом приемника информации, инверсные и третьи прямые входы первого и второго коммутаторов объединены и являются управляющим входом устройства, второй и третий входы компаратора подключеньь соответственно к информационному входу устройства и первому выходу формирователя управляющих сигналов.
