Коммутирующее устройство системы контроля
Изобретение может быть использовано в системах контроля работоспособности и электронного оборудования и позволяет повысить быстродействие устройства. Коммутирующее устройство содержит регистр 3, ключи 4-1-4-п, элемент ИЛИ 6, формирователь 8 импульсов и дешифратор 9. Введение тактового генератора 2 приоритетного шифратора 5, регистра 7 и образование новых функциональных связей способствует тому, что время выдачи сообщения о состоянии каналов не зависит от количества контролируемых каналов, а зависит лищь от числа неисправных каналов. В описании приведен пример реализации приоритетного шифратора 5. 2 ил., 1 табл.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК 511 4 Н 03 К 17/18
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ," ., ц
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4097454/24-21 (22) 12.05.86 (46) 07.04.88. Бюл. № 13 (72) А. Ф. Власов (53) 621.317.799 (088.8) (56) Авторское свидетельство СССР № 928642, кл. Н 03 К 17/18, 1982.
Авторское свидетельство СССР № 434595, кл. Н 03 К 17/18, 1974. (54) КОММУТИРУЮЩЕЕ УСТРОЙСТВО
СИСТЕМЫ КОНТРОЛЯ (57) Изобретение может быть использовано в системах контроля работоспособности и электронного оборудования и позволяет по„„SU„„1387188 А1 высить быстродействие устройства. Коммутирующее устройство содержит регистр 3, ключи 4 — 1 — 4 — и, элемент ИЛИ 6, формирователь 8 импульсов и дешифратор 9.
Введение тактового генератора 2 приоритетного шифратора 5, регистра 7 и образование новых функциональных связей способствует тому, что время выдачи сообщения о состоянии каналов не зависит от количества контролируемых каналов, а зависит лишь от числа неисправных каналов. В описании приведен пример реализации приоритетного шифратора 5.
2 ил., 1 табл.
1387188
Изобретение относится к коммутационной технике и может быть использовано в системах контроля работоспособности электронного оборудования.
Цель изобретения — повышение быстродействия за счет того, что время выдачи сообщения о состоянии каналов не зависит от количества контролируемых каналов, а только от числа неисправных каналов.
На фиг. 1 приведена структурная схема коммутирующего устройства системы контроля; на фиг. 2 — функциональная схема приоритетного шифратора.
Устройство содержит клеммы 1 — 1 — 1 — и для подключения датчиков каналов, тактовый генератор 2, первый регистр 3, ключи 4 — 1 — 4 — и, приоритетный шифратор 5, элемент ИЛИ 6, второй регистр 7, формирователь 8 импульсов, дешифратор 9, выходную информационную шину 10, управлеющий выход 11, причем клеммы 1 — 1—
1 — и для подключения датчиков каналов соединены с соответствующими информационными входами первого регистра 3, выходы которого соединены с соответствующими вторыми входами ключей 4 — 1—
4 — n, первые входы которых соединены с соответствующими выходами дешифратора 9, m входов которого соединены с выходной информационной шиной 10 и с соответствующими m выходами второго регистра 7, вход синхронизации последнего соединен с выходом тактового генератора 2 и входом синхронизации первого регистра 3, причем и выходов ключей 4 — 1 — 4 — п соединены с соответствующими входами элемента ИЛИ 6, выход которого соединен с управляющим выходом 11 устройства и входом формирователя 8 импульсов, выход которого соединен с входом установки нуля второго регистра 7, m информационных входов которого соединены с соответствующими выходами приоритетного шифратора 5, и входов последнего соединены с соответствующими выходами ключей 4 — 1 — 4 — n.
Приоритетный шифратор 5 содержит входы 12 — 1 — 12 — и, выходы 13 — 1 — 13 — m, элементы И-НЕ 14 — 1 — 14 — п,шифратор 15, причем m выходов шифратора 15 соединены с соответствуюшими выходами 13 — !в
13 — m приоритетного шифратора,5, входы
12 — 1 — 12 — и которого соединены с соответствующими первыми входами элементов
И-НЕ !4 — 1 — 14 — n, вторые входы которых соединены с шиной сигнала логической
«1», а выходы каждого i-го элемента И-НЕ (14-i) соединены с (i+2) -м входом каждого из последующих элементов И-НЕ
14 — i+1 — 14 — и и с соответствующим входом шифратора 15.
Устройство работает следующим образом.
В исходном состоянии второй регистр 7 сброшен в «О» и с выходов дешифратора 9!
О
55 на первые входы ключей 4 — 1 — 4 — п поступают сигналы логической «1».
Если состояния контролируемых каналов соответствуют требуемым режимам работ, на выходах всех клемм 1 — 1 — 1 — и для подключения датчиков каналов устанавливаются сигналы логического «О».
Выходные сигналы с клемм 1 — 1— ! — n для подключения датчиков каналов переписываются в первый регистр 3 передним фронтом тактовых импульсов, поступаю. щих с выхода тактового генератора 2. С выходов первого регистра 3 сигналы логического «О» поступают на вторые входы ключей 4 — 1 — 4 — п и устанавливают на их выходах сигналы логического «О», которые далее поступают на входы элемента ИЛИ 6 и на его выходе устанавливается потенциал логического «О», сигнализируя о том, что все каналы работают в требуемых режимах.
Если состояния некоторых контролируемых каналов в определенное время не соответствуют требуемым режимам работы, то на клеммах 1 — 1 — 1 — и для подклю. чения тех датчиков каналов, которые рабо. тают в неисправных каналах, устанавливаются сигналы логической «1». Передним фронтом тактового импульса логические состояния с клемм 1 — 1 — 1 — п для подключения датчиков каналов переписываютI ся в первый регистр 3. В результате на выходах соответствующих ключей 4 — !в
4 — и устанавливаются потенциалы логической «1», которые, поступая на входы элемента ИЛИ 6, вызывают изменение уровня выходного сигнала.
Одновременно сигналы с выходов ключей
4 — 1 — 4 — n поступают на входы приоритетного шифратора 5 и на входах последнего, соответствующих номерам неисправных каналов, устанавливаются сигналы логической «1».
Например, при неисправных первом, втором и и-м каналах сигналы логической
«1» устанавливаются на входах 12 — 1, 12 — 3 и 12 — и приоритетного шифратора 5.
Приоритетный шифратор 5 (фиг. 2) работает следующим образом.
В рабочем состоянии сигнал логической
«1» подается на вторые входы всех элементов И вЂ” НЕ 14 — 1 — 14 — и, подготавливая к работе приоритетный шифратор.
Активным уровнем входных сигналов приоритетного шифратора (фиг. 2) являет-. ся уровень логической «1».
Если на входе 12 — 1 приоритетного шифратора 5 имеется «1» на выходе элемента И-Н Е 14 — 1 — «О». С выхода элемента И-НЕ 14 — 1 сигнал логического
«О» поступает на первую шину шифратора 15 и на первые входы элементов И-НЕ 14 — 2 — 14 — n, устанавливая на их выходах уровень сигнала логической
«1» независимо от уровней сигналов на вхо1387188
Входной код
Выходной код
111...11111
111...11110
111...11100
111...11000
111...10000
00..000..001
40....010..011
45..100
Формула изобретения
100...00000
000...00000
11 ..110
1i ..111 з дах 12 — 2 — 12 — и. Так как активным уровнем входных сигналов. шифратора
15 является уровень логического «О», то он формирует двоичный код, соответствующий номеру первого входа — код ...001.
По аналогии вход 12-2 имеет больший приоритет по сравнению со входами 12 — 3—
12 — и, так как «1» на входе 12 — 2 устанавливает «О» на втором входе шифратора
15 и «О» с выхода элемента И-НЕ 14 — 2 блокирует входы 12 — 3 — 12 — и. 10
Таким образом, порядок возрастания приоритета входов приоритетного шифратора следующий: п, (п — 1) ... третий, второй, первый. Приоритетный шифратор формирует двоичный код, соответствующий номеру самого приоритетного входа из имеющих активный уровень входного сигнала.
Например, при наличии сигналов логической «1» на входах 12 — 1, 12 — 3 и 12 — п приоритетный шифратор 5 формирует двоичный код..001. Данный двоичный код пере- 20 писывается передним фронтом тактового импульса во второй регистр 7 и выходной код регистра с нулевого кода ...000 изменяется на код ...001.
Двоичный код ...001 устанавливается на выходной информационной шине 10, сигнализируя о наличии неисправности в первом к а н але.
Одновременно с выходов второго регистра 7 двоичный код ..001 поступает на входы дешифратора 9, реализованного на постоянном запоминающем устройстве.
В таблице приведена таблица истинности дешифратора 9.
П р и м е ч а н и е. Младший разряд справа.
Например, после записи во второй регистр 7 кода ...001, соответствующего номеру неисправного канала, имеющего самый больший приоритет, на выходе дешифратора 9 устанавливается код 111...10.
При этом «О» поступает на первый вход ключа 4 — 1 и на его выходе устанавливается уровень логического «О», что приводит к блокировке входа 12 — 1 приоритетного шифратора 5. В результате на выходах приоритетного шифратора 5 устанавливается код, соответствующий номеру следующего по приоритету не справного канала. Данный код переписывается во второй регистр 7 и поступает на входы дешифратора 9 и на его выходах устанавливаются сигналы, производящие блокировку входов приоритетного шифратора 5, соответствующих номерам двух самых приоритетных неисправных каналов.
После того, как происходит считывание кодов всех неисправных каналов, на выходах всех ключей 4 — 1 — 4 — и устанавливаются уровни логического «О», что вызывает изменение уровня выходного сигнала элемента 6 ИЛИ иа уровень логического «О».
Отрицательным перепадом сигнала (от
«1» к «0»! с выхода элемента ИЛИ 6 запускается формирователь 8 импульсов и он формирует импульс малой длительности.
Данный импульс поступает на вход установки «О» второго регистра 7 и на выходах регистра устанавливается код ..000, который поступает на входы дешифратора
9 и на всех выходах последнего устанавливаются «1», что приводит к коммутации выходного кода первого регистра 3 через ключи 4 — 1 и 4 — и на входы приоритетного шифратора 5, и цикл работы устройства повторяется.
Таким образом, цикл вывода информации о состоянии каналов равен t =T,.
° ni, где То — период следования тактовых импульсов, п — количество неисправных каналов.
Синхронизация приема информации во внешнем устройстве может осуществляться с управляющего выхода 11. Синхронизация приема информации во внешнем устройстве может также осуществляться относительно момента появления кода ..000 на информационной шине 10.
Коммутирующее устройство системы контроля, содержащее первый регистр, и клемм для подключения датчиков каналов и и ключей, первые входы которых соединены с соответствующими выходами дешифратора, а выходы — с соответствующими входами элемента ИЛИ, формирователь импульсов, отличающееся тем, что, с целью повышения быстродействия, в него введены приоритетный шифратор, второй регистр и
1387188
12-1
l2-2
12-и
Фиг.2
Составитель А. Водопьянов
Редактор М. Бланар Техред И. Верес Корректор А. Тяско
Заказ 1231/57 Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, % — 35, Раушская наб., д. 4/5
Г1роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
5 тактовый генератор, причем и клемм для подключения датчиков каналов соединены с соответствующими п информационными входами первого регистра, выходы которого соединены с соответствующими вторыми входами ключей, а вход синхронизации — с выходом тактового генератора и с входом синхронизации второго регистра, m выходов которого соединены с соответствующими m входами дешифратора и выходной информационной шиной, а вход установки нуля и m информационных входов второго регистра соответственно соединены с выходом формирователя импульсов и соответствующими m выходами приоритетного шифратора, п входов которого соединены с соответствующими выходами ключей, причем выход элемента ИЛИ соединен с входом формирователя импульсов и управляющим выходом устройства.
