Устройство для вычисления квадрата и квадратного корня

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 G 06 F 7 552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

gp р, ОПИСАНИЕ ИЗОБРЕТЕНИЯ / " "

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ Оррр :Р1 р

1J (61) 1120320 (21) 4138811/24-24 (22) 22.10.86 (46) 07.04.88. Бюл. № 13 (72) А. С. Лебединский, В. А. Филоненко, Е. В. Хоменко и Л. П. Чумак (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹ 1120320, кл. G 06 F 7/552, 1983. (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ, КВАДРАТА И КВАДРАТНОГО

КОРНЯ по авт. св. № 1120320, отличающееся тем, что, с целью повышения точности вычисления квадратного корня, в него введены схема сравнения, сумматор и третий элемент И, причем первая и вто„„SU„, 1386991 A 2 рая группы входов схемы сравнения соединены с выходом результата накапливающего сумматора и разрядными выходами реверсивного счетчика соответственно, а выход — с первым входом третьего элемента И, второй вход которого подключен к второму управляющему входу устройства, а выход — к входу младшего разряда первой группы информационных входов сумматора, остальные разрядные входы первой группы информационных входов и информационные входы второй группы которого соединены соответственно с входом логического

«О» устройства и выходом результата накапливающего сумматора, выход результата сумматора является выходом устройства.!

386991

Изобретение относится к вычислитель ной технике, может быть использовано в цифровых вычислительных и функциональных устройствах, цифровых измерительных приборах для обработки информации, представленной число-импульсным кодом, и является усовершенствованием устройства для вычисления квадрата и квадратного корня по авт. св. № 1120320.

Цель изобретения — повышение точно сти вычисления квадратного корня.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — схема накапливающего сумматора; на фиг. 3 — временные диаграммы работы устройства.

Устройство содержит реверсивный счетчик 1, накапливающий сумматор 2, выход

3 (результата накапливающего сумматора), элемент 4 задержки, элемент ИЛИ 5, первый 6 и второй 7 элементы И, первый 8 и второй 9 управляющие входы, информационный вход 10, вход 11 сброса устройства, схема 12 сравнения, сумматор 13, третий элемент И 14, выход 15 устройства, Накапливающий сумматор 2 (фиг. 2) содержит сумматор 16 и регистр !7.

На фиг. 3 обозначено: а — эпюра сигнала, поступающего на вход сброса устройства; б — эпюра сигнала, поступающего на информационный вход устройства; в — эпюра сигнала на выходе отрицательного переноса реверсивного счетчика 1; г — эпюра сигнала на выходе элемента 4 задержки, д — диаграмма состояния накапливающего сумматора 2; е — диаграмма состояния реверсивного счетчика 1; ж — эпюра

1 сигнала на выходе схемы 12 сравнения, з — диаграмма кода на выходе результата сумматора 13.

Устройство для вычисления квадрата и квадратного корня работает следующим образом.

Перед началом работы реверсивный счетчик 1 и накапливающий сумматор 2 (фиг. 1) устанавливаются в нулевое состояние сигналом, поступающим на вход сброса устройства. Реверсивный счетчик 1 может быть выполнен, например, на микросхемах типа 133ИЕ7. Устанавливается режим работы устройства. В режиме вычисления квадрата на первый вход задания режима устройства подается потенциал логической

«1», а на второй вход — потенциал логического «О». Входные положительные импульсы, представляющие число-импульсный код входного числа и поступающие на информационный вход устройства, проходят через открытый первый элемент И 6, поступают на суммирующий вход реверсивного счетчика 1 и через элемент ИЛИ 5 на вход приема информации накапливающего сумматора 2. В накапливающем сумматоре 2 (фиг. 2) эти импульсы поступают на вход записи регистра 17, информационные входы которого соединены с выходами сумматора

16. Первые входы сумматора 16 соединены с выходами регистра 17. Вторые входы являются разрядными входами накапливаю5 щего сумматора 2. По переднему фронту импульса, поступающего на вход записи регистра 17, в него записывается сумма кода, находящегося в регистре 17 до поступления импульса, и кода, находящегося на !

О разрядных входах накапливающего сумматора 2, т.е. на вторых входах сумматора 16. Поскольку запись в регистр 17 происходит по фронту импульса, новая сумма, формирующаяся на выходах сумматора 16, не успевает поступить на информацион15 ные входы регистра 17.

Таким образом, по переднему фронту прямоугольных импульсов к содержимому накапливающего сумматора 2 прибавляется содержимое реверсивного счетчика 1. По заднему фронту этих импульсов содержимое реверсивного счетчика 1 увеличивается на единицу. Поскольку содержимое реверсивного счетчика 1 поступает на разрядные входы накапливающего сумматора 2 смещенным на один разряд в сторону старших раз2 рядов, т.е. умноженным на два, а на вход младшего разряда разрядных входов накапливающего сумматора 2 подается потенциал логической «1» (фиг. 1), и кроме того, содержимое реверсивного счетчика 1 прибавляется к содержимому накапливающего сум30 матора 2 раньше, чем происходит увеличение содержимого реверсивного счетчика 1 на единицу, то в накапливающем сумматоре 2 формируется сумма нечетных чисел

О, 1, 3, 5,...(2п — 1),...,т.е. после поступления на информационный вход устройства и импульсов в накапливающем сумматоре 2 находится сумма Х (2п — 1), равная квадрату числа и. Код квадрата числа и с выхода результата накапливающего сумматора 2 поступает на первые разрядные входы сумматора 13. На первый разряд вторых разрядных входов сумматора 13 поступает потенциал логического «О» с выхода третьего элемента И 14, поскольку на другой вход последнего поступает потенциал логического

«О» с второго входа задания режима устройства. На остальные разряды вторых разрядных входов сумматора 13 поступают потенциалы логического «О» с входа логического «О» устройства. Вследствие этого код квадрата числа п присутствует на выходе результата сумматора 13.

В режиме вычисления квадратного корня сигнал логической «1» подается на второй вход задания режима устройства, а сигнал логического «О» — на первый вход задания режима устройства. Перед началом работы в режиме вычисления квадратного корня на вход сброса устройства поступает сигнал (фиг. За), устанавливающий!

3 реверсивный счетчик 1 и накапливающий сумматор 2 в нулевое состояние (фиг. Зе,д) соответственно.

Прямоугольные положительные импульсы, представляющие собой число-импульсный код числа (фиг. Зб), поступают на информационный вход устройства. Пройдя через второй элемент И 7, они поступают на вычитающий вход реверсивного счетчика 1.

Каждый раз, когда содержимое реверсивного счетчика 1 равно нулю (фиг. 3e) и приходит импульс на его вычитающий вход, на его выходе отрицательного переноса появляется импульс (фиг. Зв), который проходит через элемент ИЛИ 5 и поступает на вход приема информации накапливающего сумматора 2. Как и в режиме вычисления квадрата, по переднему фронту этого импульса к содержимому накапливающего сумматора 2 прибавляется содержимое реверсивного счетчика 1 со сдвигом на один разряд в сторону старших разрядов. Поскольку содержимое счетчика равно в этот момент нулю, а на младший разряд разрядных входов накапливающего сумматора 2 подан потенциал логической «1», то содержимое накапливающего сумматора 2 увеличивается на единицу (фиг. Зд).

Кроме того, импульс с выхода отрицательного переноса реверсивного счетчика

1 (фиг. Зв) проходит через элемент 4 задержки (фиг. Зг) и поступает на вход разрешения приема кода реверсивного счетчика

1. Этим обеспечивается перепись нового содержимого накапливающего сумматора 2 в реверсивный счетчик 1. Так как выход накапливающего сумматора 2 смещен относительно входа реверсивного счетчика на один разряд в сторону старших разрядов, то в реверсивный счетчик 1 заносится фактически удвоенное значение содержимого накапливающего сумматора 2 (фиг. 3e) . Первое увеличение содержимого накапливающего сумматора 2 и содержимого реверсивного счетчика происходит после прихода первого импульса, поступившего на информационный вход устройства. Содержимое накапливающего сумматора 2 становится равным 1 (фиг. Зд), а содержимое реверсивного счетчика 1 становится равным 2 (фиг. Зе).

При поступлении следующих двух импульсов содержимое накапливающего сумматора 2 не изменяется, а содержимое реверсивного счетчика 1 убывает до нуля. При поступлении четвертого импульса к содержимому накапливающего сумматора 2 прибавляется единица, т.е. его содержимое становится равным 2. В реверсивный счетчик ! заносится значение 4. При поступлении следующих четырех импульсов вновь содержимое реверсивного счетчика 1 уменьшается до нуля, а содержимое накапливающего сумматора 2 остается без изменений.

При поступлении следующего, т.е. девятого, импульса содержимое накапливающего

86991

4 сумматора 2 становится равным 3, а содержимое реверсивного счетчика I — равным

6. Таким образом, при поступлении на информационный вход устройства А=В импульсов содержимое накапливающего сумматора становится равным В, а содержимое реверсивного счетчика 1 равным PВ.

С приходом каждого следующего импульса содержимое реверсивного счетчика 1 уменьшается на I. При поступлении на информа-! р ционный вход А=В +2В импульсов с начала работы содержимое реверсивного счетчика

1 равно нулю, а содержимое накапливающего сумматора 2 еще остается равным В. С приходом следующего В +2В+ I =

= (В+1) -го импульса содержимое накапли" вающего сумматора 2 увеличивается на единицу и становится равным В+1, а в реверсивный счетчик 1 заносится значение 2(B+I).

Содержимое накапливающего сумматора 2 с его выходов результата поступает на о первые входы схемы 12 сравнения, на вторую группу входов которой поступает содержимое реверсивного счетчика с его разрядных выходов. Поэтому постоянно происходит сравнение содержимых накапливающего сумматора 2 и реверсивного счет2 чика 1. После прихода на информационный вход устройства А=В импульсов содержимое накапливающего сумматора 2 равно В, а содержимое реверсивного счетчика I равно 2В.

При поступлении следуюгцих K(B импульсов общее количество поступивших импульсов равно

В +K(B +Â(B +В+0,25= (В+0,25)

В это время содержимое реверсивного счетчика 1 остается большим или равным, при К=В, содержимому накапливаю3 щего сумматора 2. Поэтому на выходе схемы 12 сравнения присутствует сигнал логического «О» (фиг. Зж). Схема 12 сравнения может быть выполнена, например, на микросхемах 533 СПI. Сигнал логического «О» с

4{) выхода схемы 12 сравнения проходит через третий элемент И 14 и поступает на вход младшего разряда второй группы входов сумматора 13. На остальных разрядах второй группы входов сумматора 13 присутствуют сигналы логического «О» посту45 пающие с входа логического «О» устройства. На первые разрядные входы сумматора

13 поступает содержимое накапливающего сумматора 2 с его выходов результата.

Таким образом, на выходе результата сумматора !3 будет содержимое накапли о вающего сумматора 2, т.е. В (фиг. Зз). При поступлении на информационный вход устройства следующего импульса общее количество импульсов равно

B +В+1)В +В+0,25= (В+0,25)

В это время содержимое реверсивного счетчика 1 становится равным  — 1, т.е. меньшим содержимого сумматора 2, равного

В. Поэтому на выходе схемы 12 сравнения

138б991

Фиг. 2

Составитель H. Шелобанова

Редактор А. Козориз Техред И. Верес Корректор О. Кравцова

Заказ 1222/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 возникает сигнал логической «1» (фиг. Зж), ко1горый проходит через третий элемент И 14, поскольку на другой вход последнего поступает сигнал логической «1» с второго входа задания режима устройства и поступает на вход младшего разряда второй группы вхОдов сумматора 13. Вследствие этого на су1иматоре 13 происходит прибавление 1 к содержимому накапливающего сумматора 2, равного В. На выходе результата сумматора 13 присутствует уточненное значе 1ие квадратного корня, равно В+1 (фиг.Зз), Поскольку новое значение 2В заносится в ре ерсивный счетчик 1 позже, чем новое значение В в накапливающий сумматор 2, то в переходный период, определяемый временем задержки между передними фронтами импульсов на входе приема информации накапливающего сумматора 2 и на входе разрешения приема кода реверсивного счетчика 1, на выходе результата сумматора 13 возникает значение В+ 1 (фиг, Зз), что неверно. Поэтому съем выходной информации в процессе поступления

10 входной необходимо делать в промежутках между положительными импульсами, поступающими на информационный вход устройства.