Устройство для суммирования частотно-импульсных сигналов

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах. Цель изобретения - упрощение, повыщениё быстродействия и точности устройства. Предложенное устройство содержит блок 1 управления, генератор 2 тактовых импульсов, три счетчика 3, 4, 5, накапливающий сумматор 6, управляемый делитель 7 частоты, регистр 8, мультиплексор 9 и элемент И 10 с соответствующими связями. Блок 1 управления устройства содержит два элемента И, элемент ИЛИ, счетчик и программируемую логическую матрицу с соответствующими связями . Устройство формирует равномерную частотно-импульсную последовательность, являющуюся суммой двух входных частотноимпульсных последовательностей, с точностью до дискрета генератора тактовых импульсов . 1 з.п. ф-лы, 2 ил., 1 табл. с S

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19)SU(ii) Ai (51) 4 G 06 F 7 62

) »

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4093744/24-24 (.22) 22.07.86 (46) 30.03.88. Бюл. № 12 (72) В. А. Добрыдень, Н. Н. Коломиец и В. Г. Федоров (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 575650, кл. G 06 F 7/50, 1975.

Авторское свидетельство СССР № 708361, кл. G 06 G 7/14, 1977. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ЧАСТОТНО-ИМПУЛЬСНЫХ СИГНАЛОВВ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах. Цель изобретения— упрощение, повышениЕ быстродействия и точности устройства. Предложенное устройство содержит блок 1 управления, генератор 2 тактовых импульсов, три счетчика

3, 4, 5, накапливающий сумматор 6, управляемый делитель 7 частоты, регистр 8, мультиплексор 9 и элемент И 10 с соответствующими связями. Блок 1 управления устройства содержит два элемента И, элемент

ИЛИ, счетчик и программируемую логическую матрицу с соответствующими связями. Устройство формирует равномерную частотно-импульсную последовательность, являющуюся суммой двух входных частотноимпульсных последовательностей, с точностью до дискрета генератора тактовых импульсов. 1 з.п. ф-лы, 2 ил., 1 табл.

1385128

000 0

001 0

010 0

011 0

100 0

100 1

Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах.

Цель изобретения — упрощение устройства, повышение быстродействия и точности.

На фиг. 1 представлена функциональная схема устройства для суммирования частотно-импульсных сигналов; на фиг, 2— функциональная схема блока управления устройства.

Устройство содержит блок 1 управления, генератор 2 тактовых импульсов, первый, второй и третий счетчики 3 — 5, накапливающий сумматор 6, управляемый делитель 7 частоты, регистр 8, мультиплексор 9 и элемент И 10, причем выход генератора 2 тактовых импульсов соединен с счетными входами первого, второго и третьего счетчиков 3 — 5, синхровходом накапливающего сумматора 6 и информационным входом управляемого делителя 7 частоты, первый и второй информационные входы блока 1 управления соединены соответственно с первым и вторым информационными входами устройства, режимный вход блока 1 управления соединен с выходом сигнала переполнения накапливающего сумматора 6 и с первым входом элемента И 10, второй вход которого соединен с выходом управляемого делителя 7 частоты и с выходом устройства, а выход элемента И 10 соединен с тактовым входом регистра 8 и с входом сброса блока 1 управления, первого, второго и третьего счетчиков 3 — 5 и накапливающего сумматора 6, информационные входы которого соединены соответственно с разрядными выходами мультиплексора 9, входы первой группы которого соединены соответственно с разрядными выходами первого счетчика 3, входы второй группы мультиплексора 9 соединены соответственно с разрядными выходами второго счетчика 4, выполненного вычитающим, управляющий вход которого соединен с первым выходом блока

4О

1 управления, второй выход которого соединен с управляющим входом первого счетчика

3, управляющий вход накапливающего сумматора 6 соединен с третьим выходом блока

1 управления, четвертый выход которого сое динен с управляющими входами мультиплексора 6 и третьего счетчика 5, разрядные выходы которого соединены соответственно с информационными входами регистра 8, разрядные выходы которого соединены соответственно с установочными входами управляемого делителя 7 частоты.

Блок 1 управления содержит первый и второй элементы И 11, 12, элемент ИЛИ 13, счетчик 14 и программируемую логическую матрицу 15, причем разрядные выходы счетчика 14 соединены соответственно с установочными входами программируемой логической матрицы 15, управляющий вход которой соединен с режимным входом блока управления, первые входы первого и второго элементов И 11 и 12 соединены соответственно с первым и вторым информационными входами блока 1 управления, второй вход первого элемента И 11 соединен с первым выходом программируемой логической матрицы 15, второй выход которой соединен с вторым входом второго элемента И 12, выходы первого и второго элементов И 11 и 12 соединены с входами элемента ИЛИ 13, выход которого соединен со счетным входом счетчика 14, вход установки в «О» которого соединен с входом сброса блока управления, третий, четвертый, пятый и шестой выходы программируемой логической матрицы 15 соединены соответственно с первым, третьим, четвертым и вторым выходами блока 1 управления.

Программируемая логическая матрица

15 в соответствии с кодом ча установочных входах и логическим сигналом на управляющем входе формирует на своих выходах сигналы, соответствующие режимам работы А..Е согласно таблице, где К выходной код счетчика 14, Х вЂ” сигнал на знаковом выходе накапливающего сумматора 6 с содержимым С.

Р P, P, Режим

0 0 0 0 А

1 1 - 0 0 Б

0 0 0 0 В

0 1 1 0 Г

0 0 1 1 Д

0 0 0 0 Е

1385128

Режим А — ожидание начала периода

Ti. При этом генератор 2, делитель 7 частоты и регистр 8 обеспечивают формирование выходных импульсов устройства с периодом, определяемым содержимым регистра 8, элемент И 10 закрыт по первому входу, счетчики 3, 4, 5 и накапливающий сумматор 6 установлены в «О», на всех выходах управляющего блока 1 управления — нулевой сигнал, к информационному входу сум матора 6 подключен через мультиплексор 9 выход счетчика 3.

В момент прихода первого импульса на первый вход блока 1 управления (момент начала периода Ti) устройство переходит в режим Б. 15

Режим Б — определение периода Ti u первого слагаемого суммы (Ti+ Т ).

При этом в течение периода Т> тактовые импульсы поступают на входы счетчиков 3 и 4, в результате к моменту поступления второго импульса на первый вход управляющего блока (импульса окончания периода Т ) в счетчике 3 будет сформировано числом М>, а в счетчике 4 — дополнительный код числа — Mi, этот импульс переводит устройство в режим В. 25

Режим  — ожидание начала периода

Т, Режим аналогичен режиму А с тем отличием, что в режиме А устройство реагирует на импульс начала Ti, не реагируя на импульсы, поступающие на второй вход устройства, а в режиме В оно реагирует на 30 импульс начала Т и не реагирует на импульсы периода Т .

Режим à — определение суммы (Т +Т ) и вычисление произведения Ti Т . В этом режиме единичный сигнал поддерживается на разрешающих входах счетчика 4 и накап- 35 ливающегося сумматора 6, заканчивается режим в момент прихода импульса окончания Т, к этому моменту в счетчике 4 будет сформирован дополнительный код суммы — (М + М ) = — М4, кроме того, поскольку каждый из М тактовых импульсов вызывает прибавление к содержимому накапливающего сумматора 6 числа Mi, из счетчика 3, то в сумматоре 6 будет сформировано произведение M> М .

Режим Д вЂ” деление произведения Т Т на сумму Ti+ Т . В этом режиме единичный сигнал снимается с разрешающего входа счетчика 4, сохраняется на входе накапливающегося сумматора 6 и устанавливается на входе счетчика 5, а также на управляю- 50 щем входе мультиплексора 9, так что к информационному входу накапливающего сумматора 6 будет подключен теперь выход счетчика 4. Каждый тактовый импульс вызывает в этом режиме прибавление содержимого счетчика 4 к содержимому с сумматора 6 и увеличение на единицу содержимого счетчика 5. Работа в этом режиме заканчивается, когда на знаковом выходе сумматора 6 появится сигнал Х=l. К этому моменту в счетчик 5 поступит столько импульсов, сколько раз можно вычесть М4 из Mi М до получения отрицательного остатка, т.е. целая часть частного М М /М4.

С появлением сигнала Х=1 устройство переходит в режим E.

Режим Š— ожидание очередного выходного импульса устройства, выполняющего передачу числа М из счетчика 5 в регистр

8 и устанавливающего исходное состояние всех блоков за исключением регистра 8. Это ожидание необходимо для исключения сбоев в работе управляемого делителя 7 частоты.

Его выходной импульс, пройдя через открытый в режиме Е элемент И 10, возвращает устройство в режим А. С этого момента период выходных импульсов устройства становится равным новому значению Тз, а устройство начинает следующий цикл определения текущего значения Тз, соответствующего новым значениям периодов Ti и Т .

В соответствии с формированием блоком 1 управления выходных сигналов устройство работает следующим образом.

Выходная частота устройства 1з определяется равенством

13 = 11+ 12 (1) из которого следует

Т 1 1 т, 4 4+ 1г ф+ ф- = Т +т (2)

Устройство формирует в счетчике 5 цифровой код М, = Т, /Т. периода выходной частоты, передаваемый затем в регистр 8.

В результате импульсы на выходе управляемого делителя 7 частоты, являющемся выходом устройства, следуют с периодом Tq, т.е. с частотой, определяемой равенством (1), причем значение Тз циклически формируется в соответствии с текущими значениями Т) и Т .

Принцип формирования величины Мз заключается в следующем.

Вначале на счетчике 3 формируется код

Mi=Ti/То периода первого входного сигнала устройства — путем подсчета числа тактовых импульсов в течение времени Ti. Одновременно эти же тактовые импульсы поступают на вычитающий вход счетчика 4, вследствие чего в нем формируется дополнительныйй код числа — М . После этого тактовые импульсы в течение очередного периода Т> второго входного сигнала устройства поступают на вход счетчика 4, в котором к концу этого периода будет сформирован дополнительный код числа — М4 ——

= — (М +М ), где М = Т /То, т.е.

A.4= (Ti+ Tg) /To. (3)

Кроме того, каждый тактовый импульс, поступающий в течение этого периода Т>, вызывает прибавление содержимого М счетчика 3 к нулевому исходному содержимому

1385128 (4) Мг слагаемых

Формула изобретения

Фиг. 2

ВНИИПИ Заказ 1! 22 46 Тираж 704 Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 с накапливающего сумматора 6, в результате к моменту окончания Тг получают

С= Мл+ М(+ ...+ Mi= М1Мг

С момента окончания Тг мультиплексор

9 переключает информационный вход накапливающего сумматора 6 с выхода счетчика

3 на выход счетчика 4. Теперь каждый тактовый импульс вызывает вычитание из содержимого с накапливающего сумматора 6 числа М4, а также если выполняется условие

C) О, (5) добавление единиц к нулевому содержимому счетчика 5. Вычитание прекращается, когда условие (5) перестает выполняться (появляется сигнал Х= 1 на выходе переполнения накапливающего сумматора 6). К этому моменту в счетчике 5 будет сформировано числом Мз= MiM /М4, . Мз= Т Тг/(Т1+Тг) To= Тз/То, (6) т.е. код периода выходного сигнала устройства, обеспечивающий выполнение равенства (1) с точностью до погрешности дискретности.

1. Устройство для суммирования частотно-импульсных сигналов, содержащее генератор тактовых импульсов, первый, второй и третий счетчики, блок управления, элемент

И. и управляемый делитель частоты, выход которого соединен с выходом устройства, отличающееся тем, что, с целью упрощения, повышения быстродействия и точности в него введены мультиплексор, регистр и накапливающий сумматор, причем выход генератора тактовых импульсов соединен со счетными входами первого, второго и третьего счетчиков, информационным входом управляемого делителя частоты и с синхровходом накапливающего сумматора, первый и второй информационные входы блока управления соединены соответственно с первым и вторым информационными входами устройства, режимный вход блока управления соединен со знаковым выходом накапливающего сумматора и с первым входом элемента И, второй вход которого соединен

45 с выходом управляемого делителя частоты, а выход элемента И соединен с тактовым входом регистра и входами сброса блока управления, первого, второго и третьего счетчиков накапливающего сумматора, информационные входы которого соединены соответственно с разрядными выходами мультиплексора, входы первой группы которого соединены соответственно с разрядными выходами первого счетчика, входы второй группы мультиплексора соединены соответственно с разрядными выходами второго счетчика, выполненного вычитающим, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом первого счетчика, управляющий вход накапливающего сумматора соединен с треть им выходом блока управления, четвертый выход которого соединен с управляющими входами мультиплексора и третьего счетчика, разрядные выходы которого соединены соответственно с информационными входами регистра, разрядные выходы которого соединены соответственно с установочными входам и упр а вл яемого дел ител я частоты.

2. Устройство по п. 1, отличающееся тем, что блок управления содержит программируемую логическую матрицу, счетчик, элемент ИЛИ, первый и второй элементы И, причем разрядные выходы счетчика соединены соответственно с установочными входами программируемой логической матрицы, управляющий вход которой соединен с режимным входом блока управления, первые входы первого и второго элементов И соединены соответственно с первым и вторым информационными входами блока управления, второй вход первого элемента И соединен с первым выходом программируемой логической матрицы, второй выход которой соединен с вторым входом второго элемента И, выходы первого и второго элементов

И соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика, вход установки в «О» которого соединен с входом сброса блока управления, третий, четвертый, пятый и шестой выходы программируемой логической матрицы соединены соответственно с первым, третьим, четвертым и вторым выходами блока управления.