Устройство для ввода информации
СОЮЗ СОВЕТСКИХ
РЕСПУБЛИН (19) 01) (59 4 С 06 F 3/02
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
Н ASTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4! 3 6696/24-24 (22) 10.09-.86 (46),29,02.88. Бюл. Ф 8 (72) Н.А.Ладохин (53) 681.327.11(088.8) (56) Авторское свидетельство СССР
В 1020812, кл. 0 06 F 3/02, 1981.
Авторское свидетельство СССР
Я 1187278, кл. Н 03 М 11/00, 1983. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для ручного ввода информации в управляющие или вычислительные системы. Цель изобретения — повышение надежности устройства. Устройство содержит генератор
1 импульсов, коммутатор 2, триггер
3, счетчик 4, элемент задержки 5 блок памяти 6, два дешифратора 7 н
8, матричную клавиатуру 9, компаратор 1О и элемент И 11. Импульсы генератора 1 через коммутатор 2 заполняют счетчик 4, который адресует блок памяти 6 и через дешифраторы
7,8 опрашивает клавиатуру 9. Компаратор 10 сравнивает состояние клавиш в двух последовательных циклах опроса. При изменении состояния опрашиваемой клавиши триггер 3 переключает коммутатор 2 и импульс генератора
1 поступает на элемент задержки 5.
Время задержки превышает длительность помехи. Если зафиксировано нажатие клавиши, то задержанный импульс генератора 1 производит запись изменившегося состояния клави1377846
Изобретение относится к автоматике и вычислительной технике и может быть использовано для ручного ввода информации в управляющие или вычислительные системы.
Цель изобретения — повышение надежности.
На чертеже представлена функциональная схема предложенного устройст- 10 ва.
На схеме обозначены генератор 1 импульсов, коммутатор 2, триггер 3, счетчик 4 импульсов, элемент 5 задержки, блок 6 памяти, первый и вто- 15 рой дешифраторы 7 и 8, матричная клавиатура 9, компаратор 10, элемент
И 11.
Устройство работает следующим образом. 20
При включении питания устройство устанавливается в режим перебора адресов матричной клавиатуры 9 и блока
6 памяти. При этом триггер 3 находится в "нулевом" состоянии, коммутатор
2 - в режиме передачи импульсов с выхода генератора 1 на вход счетчика
4, а блок 6 — в режиме "Чтение".
На входы клавиатуры 9 с выходов счетчика 4 через дешифраторы 7 и 8 30 поступают импульсы опроса. На выходе клавиатуры 9 формируется циклическая временная диаграмма, период которой равен времени опроса всей матрицы.
Одновременно импульсы опроса с выхо3 дов счетчика 4 поступают на адресные входы блока 6, каждому переключателю клавиатуры 9 соответствует своя ячейка памяти в блоке 6.
При поступлении очередного импуль- 40 са с выхода коммутатора 2 счетчик 4 изменяет свое состояние. При этом на выходе блока 6 появляется логический уровень, соответствующий положению адресуемого в данный момент переклю- 45 чателя в.предыдущем цикле опроса, а на выходе клавиатуры 9 - логический уровень, соответствующий положению адресуемого в данный момент переключателя в настоящем цикле опроса. Ком-5 паратор )О, функции которого в устройстве выполняет элемент ИСКЛ)ОЧЛ)О)ЦЕЕ ИЛИ, сравнивает эти состояния.
При равенстве выходных уровней на входах компаратора 10 триггер 3 остается в исходном состоянии, соответствующем режиму передачи импульсов генератора 1 на вход счетчика 4, tt ft а блок 6 остается в режиме Чтение
При этом адресуемая ячейка памяти блока 6 остается в том же состоянии, которое в следующем цикле опроса будет сравниваться с новым состоянием того же переключателя клавиатуры 9.
При неравенстве входных сигналов на входах компаратора 10, что может означать либо изменение положения переключателя, либо помеху на выходе клавиатуры 9, триггер 3 по заднему фронту очередного импульса с выхода генератора 1 устанавливается в "единичное" состояние и переводит коммутатор 2 в режим передачи импульсов с выхода генератора 1 на вход элемента 5 задержки. Цикл опроса прерывается.
Элемент 5 задержки, функции которого может выполнять сдвиговый регистр, на информационный вход которого подается "1", задерживает импульс, поступающий на его первый вход с выхода генератора 1 через коммутатор 2, на время, большее максимальной длительности помехи.
Если за это время состояние компаратора 10 не изменяется, что означает изменение положения переключателя клавиатуры 9, то импульс с выхода элемента 5 задержки через элемент И 1) поступает на вход "Запись" блока 6 и записывает в него новую информацию с выхода клавиатуры 9.
Задним фронтом очередного импульса с выхода генератора 1 триггер 3 устанавливается в исходное состояние и переводит коммутатор 2 в режим передачи импульсов с выхода генератора
1 на вход счетчика 4, и цикл опроса продолжается.
Если за время задержки импульса состояние компаратора 10 изменится, это означает, что на выходе клавиатуры 9 присутствует импульс помехи, то триггер 3 задним фронтом очередного импульса с выхода генератора 1 установится в исходное состояние.
Сигналом с выхода триггера 3 элемент
5 устанавливается в "нулевое" состояние и коммутатор 2 переводится в режим передачи импульсов с выхода генератора 1 на вход счетчика 4.
Цикл опроса продолжается, при этом адресуемая ячейка блока 6 остается в том же состоянии.
/
В предлагаемом устройстве исключается запись помехи в блок памяти, 1377846 что существенно повышает надежность работы устройства.
Составитель В.Файзрахманов
Редактор М.Келемеш Техред M.яндык Корректор В. Гнрняк
Тираж 704 Подписное
ВНИИПИ Государственного комитета СССР .по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ 874/45
Производственно-полиграфическое предприятие, r . Ужгород, ул. Проектная, 4
Формула изобретения 5
Устройство для ввода информации, содержащее генератор импульсов, счетчик, два дешифратора, клавиатуру, компаратор, триггер и блок памяти, выход которого соединен с первым входом компаратора, выход которого соединен с информационным входом триггера, выходы первой и второй групп счетчика соединены соответственно с входами первого и второго дешифраторов и с адресными входами блока памяти, выходы первого и второго дешифраторов соединены соответственно с вертикальными и горизонтальными шинами клавиатуры, выход которой соединен с информационным входом блока памяти и вторым входом компаратора, отличающееся тем, что, с целью повышения надежности, устройство содержит элемент И, элемент задержки и коммутатор, первый и второй выходы которого соединены соответственно с входом счетчика и первым входом элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого объединен с выходом компаратора, V выход триггера соединен с вторым входом элемента задержки и управляющим входом коммутатора, выход генератора импульсов соединен с информационным входом коммутатора и тактовым входом триггера, выход элемента И соединен с входом записи блока памяти.


