Цифровой функциональный преобразователь

 

Изобретение относится к вычислительной технике и предназначено для воспроизведения полиномов по схеме Тернера. Цель изобретения - сокращение времени вычислений функций с высокой степенью нелинейности. С этой целью в устройство, содержащее триггер 1, элементы И 2,3, счетчик 4, блок 5 памяти, сумматор 7, регистр 8, коммутатор 9 и умножитель 10, дополнительно введены блок 6 памяти. Время вычисления сокращается за счет разбиения области изменения аргумента на равные подынтервалы и аппроксимации на каждом из подынтервалов функциональной зависимости полиномом меньшей степени. 2 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) 4218 A2 (5D 4 G 06 F 7/544

„13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ВКЬЛ КС.: Е (. А

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 877526

- (21) 4106370/24-24 (22) 08.08.86 (46) 15.02.88. Бюл. Н 6 (72) Н.В.Алексеев и В.А.Рыбин, (53) 681.325 (088.8) (56) Авторское свидетельство СССР 1(877526, кл. G 06 F 7/544, 1979. (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и предназначено для воспроизведения полиномов по схеме

Гернера. Цель изобретения — сокращение времени вычислений функций с высокой степенью нелинейности. С этой целью в устройство, содержащее триггер 1, элементы И 2,3, счетчик 4, блок 5 памяти, сумматор 7, регистр 8, коммутатор 9 и умножитель 10, дополнительно введены блок 6 памяти. Время вычисления сокращается за счет разбиения области изменения аргумента на равные подынтервалы и аппроксимации на каждом из подынтервалов функциональной зависимости полиномом меньшей степени. 2 ил.

1 13

Изобретение относится к вычислительной технике, предназначено для воспроизведения полиномов по схеме

Гернера и является усовершенствованием устройства по авт. св. Ф 877526.

Цель изобретения — сокращение времени вычислений функций с высокой степенью нелинейности.

На фиг.1 приведена блок-схема устройства; на фиг.2 — циклограмма работы устройства.

Цифровой функциональный преобразователь содержит триггер 1, элементы

И 2, 3, счетчик 4, блоки 5, 6 памяти, сумматор 7, регистр 8, коммутатор

9, умножитель 10, вход 11 запуска, вход 12 тактовых импульсов и вход 13 кода аргумента, область изменения аргумента Х, т.е. отрезка (О,...,Х„ „,), разбивается на N равных подынтервалов. Таким образом, зависимость 7 (Х) воспроизводится в преобразователе путем вычисления одного из N полинамов вида

Tll

Y а Х, о где индекс j зависит от величины аргумента Х и определяется из условия:

Х Х

N N

° макс (° „) ма

На каждом из подынтервалов функ-., циональная зависимость Y (Х) может быть аппроксимирована с требуемой точностью отдельным полиномом уже относительно меньшей степени, что и обеспечивает сокращение времени вычисления функций с высокой степенью нелинейности. для каждого j-ro подынтервала в блоке 5 памяти хранится свой набор коэффициентов полинома а;„,,...,а;, а в блоке 6 памятикоэффициент .а

1, 713

Число подынтервалов Ы выбрано равным 2, что упрощает определение номера j-подынтервала, которому принадлежит текущее значение Х, так как в этом случае значение кода в M старших разрядов кода аргумента Х равно j, Преобразователь выполнен на базе потенциальных цифровых элементов, триггеры которых переключаются в некоторые моменты времени после окончания импульсов на их синхронизирующих входах.

Устройство работает циклически.

Запуск каждого цикла вычисления производится с входа 11 по импуль74218 2

F9=a>„ П2+Р8 П2.

5

1Г

35 сам запуска И311, следующим с частотой fI,, а работа в цикле синхронизируется с входа 12 по тактовым импульсам ТИ12, следующим с частотой f „ .

При этом импульсы И311 и ТН12 синхронизированы между собой так, что каждый ИЗ11 по длительности совпадает с одним из ТИ12, à f mf Значети ние аргумента Х в течение цйкла не изменяется.

Каждый цикл работы преобразователя состоит из m тактов, в течение каждого из которых выполняются операции умножения и сложения. В конце каждого такта результат вычислений заносится в регистр 8.

Перед началом очередного цикла вычислений на выходе триггера 1 имеется сигнал "0", которым производится фиксированная запись числа ш-1 в счетчик 4 и запрещается прохождение тактовых импульсов ТИ12 с входа 12 преобразователя через элемент И 3.

Сигнал "0" с выхода триггера 1 обеспечивает существование на выходе первого элемента И 2 сигнала П2=0, .поступающего на управляющий вход коммутатора 9, на первую группу входов которого поступает код функции F 8 с выходов регистра 8, а на вторую группу входов — код коэффициента а. с выходов блока 6 памяти.

Коммутатор 9 по сигналу П2 и кодам а и F 8 формирует на своих выходах код функции F 9 в соответствии с выражением

Этот код поступает на первую группу входов умножителя 10, на вторую группу входов которого поступает код аргумента Х с входа 13 кода аргумента преобразователя. Умножитель 10 по кодам Х и F 9 вырабатывает на своих входах код функции F10 в соответствии с выражением

F 10 = Х ° F 9.

М старших разрядов кода аргумента Х (т.е. код числа j) поступают на входы блока 6 памяти, где содержатся коды коэффициентов а,...,а,, и на группу старших разрядов входов блока

5 памяти, на группу младших разрядов входов которого поступает код числа

m-1 с выходов счетчика 4. В первом блоке 5 памяти содержатся коды коэффициентов

1374218

60 ON! а5O ° ° ° а{К(ф

° ° ° ° ° ° ° ° ° ° ° ° ° ° ар 1 о ° ° ° ап\-1, я- t °

Поэтому коды чисел j u m-1 обеспечивают существование на выходах первого и второго блоков памяти кодов коэффициентов а,и а соответстванно. 10

Код коэффициента а;,, поступает на первую группу входов сумматора 7, на вторую группу входов которого поступает код функции F10. Сумма а щ, +

+K F9 с выхода сумматора 7 поступает на вход регистра 8.

Цикл вычисления начинается с поступлением на преобразователь очередного И311, по которому запрещается работа первого элемента И2 (т.е. в момент действия И311 П2=0), а триггер

1 устанавливается в "1" и тем самым снимает сигнал фиксированной записи со счетчика 4 и разрешает прохождение через элемент И 3 импульсов ТИ 12 на вычитающий вход счетчика 4 и вход записи регистра 8.

На выходе элемента И 3 начинает формироваться из ТИ 12 последовательность импульсов ПИЗ, первый импульс которой совпадает с импульсом И311.

Следовательно, после окончания перво" го такта вычислений (первого импульса ПИЗ) счетчик 4 переходит в состояние ш-2, в регистр 8 заносится код

У, =à„ „, +Х а; „„,, 35 а на управляющем входе коммутатора 9 устанавливается сигнал П2=1, который остается неизменным в течение всего рассматриваемого цикла вычислений, К концу второго такта вычислений (к

40 моменту окончания второго импульса

ПИЗ) на выходах сумматора 7 вырабаты-. вается код

У =а; m z +7, Х.

Таким образом, к концу i-ro такта вычисления (при 1с i c m) на выходах сумматора 7 формируется код полинома

Y, в соответствии с выражением

Y, =а„„,, +Х У;,;

В момент действия ш-го импульса последовательности ПИЗ на выходах сумматора 7 вырабатывается код полинома 7, а на выходе переполнения счетчика 4 появляется импульс переполнения И4, По И4 с преобразователя можно снять результат вычисления— код 1 с выходов сумматора 7. Со счетчика 4 импульс И4 поступает на счетный вход триггера 1 и устанавливает "0" на его выходе. Одновременно в регистре 8 последним импульсом ПИЗ производится запись .кода с выходов сумматора 7. На этом цикл вычислений заканчивается, а очередной цикл начинается с поступлением на преобразователь очередного И311.

В любой момент времени между окончанием И4 и окончанием последующего

И311 с регистра 8 может быть снят результат предыдущего цикла вычислений — код У

Формула и з о б р е т е н и я

Цифровой функциональный преобразователь по авт. св. В 877526, о т— л и ч а ю шийся тем, что, с целью сокращения времени вычисления функций с высокой степенью нелинейности, в него дополнительно введен второй блок памяти, выход которого соединен с второй группой входов коммутатора, вход кода аргумента преобразователя соединен с входом второго блока памяти и с группой входов старших разрядов адресного входа первого блока памяти, группа входов младших разрядов которого соединена с выходами счетчика.

1374218

7Ф13 даю Tpf фиа2

Составитель Н.Матвеев

Техред Л.Кравчук Корректор В.Гирняк

Редактор И.Рыбченко

Заказ 603/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4