Датчик фазы

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 G 01 R 25 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4112344/24-21 (22) 27.08,86 (46) 30,01.88. Бюл, У 4 (72) О,Г.Сушков (53) 621 ° 317(088.8) (56) 11атент США 11 3922769, кл. 343/703, 1975.

Авторское свидетельство СССР

1262414, кл. G 01 R 27!04, 1984, (54) ДАТЧИК ФАЗЫ (57) Изобретение может быть использовано в системах автонастройки антенных согласующих устройств. Цель изобретения — расширение области частотных отстроек помехи и сигнала, при которых обеспечивается помехоустойчивая работа дат чика фазы. Устройство содержит пиковые детекторы

5 и 6, элемент 11 сравнения, комму„„Я0„„1370598 А1 татор 12, трансформатор 2, конденсаторы 3 и 4 и отрезок 1 фидерной линии. Помехоустойчивая работа датчика фазы обеспечивается при любых сочета-, ниях частот сигнала и помехи, исключая случай кратных и близких к ним отношений этих частот эа счет введения перемножающих цифроаналоговых преобразователей 7 и 8, регистров

9 и 10, коммутатора 13, амплитудиого ограничителя 14, интегратора 15, компаратора 16, делителя 17 напряжения, фильтра 18 нижних частот, временного селектора 19, двоичного счетчика 20, генератора 21 счетных импульсов, программируемого постоянного запоминающего устройства 22, де- Ж лителей 23 и 24 частоты и инвертора

25, 1 ил.

1370598

Изобретение относится к технике измерения электрических величин и может быть использовано в системах автонастройки антенных согласующих устройств, Целью изобретения является расширение области частотных отстроек помехи и сигнала, при которых обеспечивается помехоустойчивая работа датчика фазы.

Электрическая структурная схема датчика представлена на чертеже °

Датчик содержит отрезок 1 фидерной линии, трансформатор 2, конденсаторы 3 и 4, подключенные параллельно отрезку 1 фидерной линии, пиковые детекторы 5 и 6, перемножающие цифроаналоговые преобразователи (ПЦАП) 7 и 8, регистры 9 и 10, элемент 11 сравнения, коммутаторы 12 и 13, амплитудный ограничитель 14, интегратор 15, компаратор 16, последовательно соединенные делитель 17 напряжения, фильтр 18 нижних частот (ФНЧ),временной селектор 19, двоичный счетчик 20, генератор 21 счетных импульсов, постоянное программируемое запоминающее устройство (ППЗУ) 22, делители 23 и 24 частоты, инвертор 25.

Первичной обмоткой трансформатора

2 является потенциальный проводник отрезка фидерной линии, средний вывод вторичной обмотки соединен с общей точкой соединения конденсаторов

3, 4. Крайние выводы вторичной обмотки трансформатора 2 соединены с входами первого коммутатора 12. Выход первого коммутатора 12 соединен с 40 входом амплитудного ограничителя 14, выход которого подключен к информационному входу интегратора 15, вход сброса которого подключен к выходу первого делителя 23 частоты, выходы 45 пиковых детекторов 5 и 6 соединены соответственно с входами второго коммутатора 13 и входами первого и второго ПЦАП 7 и 8, выход второго коммута-.ора 13 подключен к входу делите50 ля 17 напряжения, выходы интегратора 15 и ФНЧ 18 соединены соответственно с входами компаратора 16, выход которого подключен к стробирующему входу временного селектора 19, 55 счетный вход которого соединен с входом генератора 21 счетных импульсов, выходы ПЦАП 7 и 8 соединены соответственно с входами элемента 11 сравнения, управляющие входы первого и второго коммутаторов 12 и 13, счетный вход второго регистра 10 и вход инвертора 25 подключены к выходу второго делителя 24 частоты, выход инвертора 25 соединен со счетным входом первого регистра 9.

Датчик фазы работает следующим образом.

Ток, протекающий через отрезок 1 фидерной линии, создает на половинах вторичной обмотки трансформатора 2 противофазные напряжения V.„ V находящиеся в квадратурных фазовых отношениях с током фидера.

Напряжение Vä на нижнем плече емкостного делителя на конденсаторах

3 и 4 синфазно с напряжением на отрезке 1 фидерной линии. Соотношение напряжений Ч, (ы, ) = t V„(I, )+7, (м, ) и Vz (ы, ) = I V z("Ic )+7д (ы,) I зависит от фазы входного импеданса „(ы,) согласующего контура АСУ. Выходные напряжения пиковых детекторов 5 и 6 при постоянной времени детекторов „ » 2> /

/4 определяются с помощью выражения:

V„„„=k„I;V„(,)+V„(„)), где k д — коэффициент передачи пиковых детекторов.

Напряжение (1) поступает на входы опорных напряжений ПЦАП 7 и 8, на цифровые входы которых с выходов регистров 9 и 10 подаются разряды двоичного кода множителей (коэффициентов поправки) kaon s . Выражения для выходных напряжений ПЦАП 7 и 8 имеют вид: hg491,z - 0ee1,Q (2)

С учетом (2) выходное напряжение датчика, которое снимается с выхода элемента 11 можно записать следующим образом:

=k 11, -1

1Р пцяп лцюп поп1" 1и 1 eon 711ïèk2 (3 )

Из (3) следует, что влияние помехи на выходное напряжение датчика отсутствует при значениях 1;, ко1еп 1 торые определяются из уравнения (4, С помощью (1) и (4) можно показать, что (5)

n,z V z (v„)/, ("с) °

Для устранения погрешности датчика, возникающей при определенном зна1370598

s (ь ) =U z (t ) / V () ) ) = с о з )), 1+и с о з ()) л 7;+ 20

+й7)=в (n,t,) I.I;s(t+ ), (6) где s, (пйt)= 1+n + 2псоз(аю + ) огибающая амплитуд; ь,, у — фаэовые углы.

Пусть функция 0(x) описывает характеристику амплитудного ограничителя 14:

П х)= (О,х сО

Можно показать, что среднее значение положительных полуволн колебания

s(t) определяется выражением:

1/й)) II

35 д )1)

ОГ: *)) к= . —, 5:, Im,xldx=

-Л /Ь(е)

)!

2(1+n, E(m) (7) —,7 40 где в=2 1п/I+n — коэффициент; г

j fm)= t Г I-:n * эim х dx — эллиптический

0 интеграл.

Из (7 1 следует, что величина

=s (1+и) изменяется от 1/) си ййи пр 1 отсутствии помехи (n=0) до 2/ 77 при равныл амплитудах сигнала и помехи (и=1), На выходе интегратора (со сбросом) 15 формируется напряжение следующего вида:

50 )г

) f 1 (4),) Я, (1-е ), и

55 постоянная времени интегратора; время интегрирования, период тактовой частоты. где

Т п

Т е чении 1:„,„, и k двумя аналогичными схемами, характеристики которых отличаются, вследствие неизбежного разброса параметров элементов а так1

5 же в целях сокращения числа элементов используется одна схема, которая с помоцью коммутаторов 12 и 13 поочередно подключается к входу и выходу каждого пикового детектора. Принцип 0 работы схемы формирования кода коэффициента поправки основан на зависимости отношения среднего и пикового значений суммарного напряжения сигнала и помехи U (С) от отношения их амплитуд. Воспользуемся преобразованием суммарного колебания сигнала и помехи, которое справедливо в области соответствуюцей условию:

Напряжение с выхода интегратора

15 поступает на первый вход компаратора 16, на второй вход которого через коммутатор 13, делитель !7 напряжения и ФНЧ !8 подаются напряжения с выходов пиковых детекторов 5 и

6. ФНЧ предназначен для устранения влияния амплитудной модуляции помехи на работу схемы формирования кода коэффициента поправки. Длительность импульса «а выходе компаратора 16 ) зависит от отношения U„/U„„„. Временной селектор 19 пропускает на вход двоичного счетчика 20 число счетных импульсов генератора 21, пропорциональное величине С . Двоичный код с выхода счетчика 20 подается на адресный вход ППЗУ 22. Код зависит от отношения напряжений помехи и сигнала и определяет адреса ячеек памяти ППЗУ

22, в которых записаны коды коэффициентов поправки, соответствующие равенству (5). Коды коэффициентов и К „„, записываются соответственно в регистры 9 и 10, Работа коммутаторов, интегратора и регистров синхронизируется схемой, состоящей из генератора 21 счетных импульсов, делителей 23 и 24 частоты и инвертора 25, t

Помехоустойчивая работа датчика фазы обеспечивается при любых сочетаниях частот сигнала и помехи, исключая случай кратных и близких к ним отношений этих частот.

Формула из о брcт ения

Датчик фазы, содержащий отрезок фидерной линии, параллельно которой подключены два последовательно соединенных конденсатора, трансформатор, первичной обмоткой которого является потенциальный проводник отрезка фидерной линии, средний вывод вторичной обмотки соединен с общей точкой соединения конденсаторов, а также первый коммутатор, первый и второй пиковые детекторы и элемент сравнения, причем крайние выводы вторичной обмотки трансформатора соединены соответственно с входами первого коммутатора и входами пиковых детекторов, отличающийся тем, что, с целью расширения области частотных отстроек сигнала и помехи, при которых обеспечивается помехоустойчивая работа датчика, в него введены ам1370598

Составитель Л.Воронина

Редактор И.Рыбченко Техред А.Кравчук Корректор О.Кундрик

Заказ 416/46

Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4

5 плитудный ограничитель, второй коммутатор, интегратор, компаратор, первый и второй перемножающие цифроаналоговые преобразователи, первый и второй регистры, инвертор, последовательно соединенные делитель напряжения и фильтр нижних частот, последовательно соединенные временный селектор, двоичный счетчик, программируемое постоянное запоминающее устройство и 1р последовательно соединенные генератор счетных импульсов, первый делитель частоты и второй делитель частоты, при этом выход первого коммутатора соединен с входом амплитудно- 15 го ограничителя, выход которого подключен к информационному входу интегратора, вход сброса которого подключен к выходу первого делителя частоты, выходы пиковых детекторов соеди- 20 иены соответственно с входами второго коммутатора и входами опорного напряжения перемножающих цифроаналоговых преобразователей, выход второго коммутатора подключен к входу делителя напряжения, выходы интегратора и фильтра нижних частот соединены соответственно с входами компаратора, выход которого подключен к стробирующему входу временного селектора, счетный вход которого соединен с выходом генератора счетных импульсов, выходы.перемножающих цифроаналоговых преобразователей соединены соответственно с входами элемента сравнения, управляющие входы первого и второго коммутаторов, счетный вход второго регистра и вход инвертора подключены к выходу второго делителя частоты, выход инвертора соединен со счетным входом первого регистра, при этом выход программируемого постоянного запомирающего устройства подключен к импульсным входам первого и второго регисторов, выходы которых соединены соответственно с управляющими входами перемножающих цифроаналоговых преобразователей.