Устройство связи с дельта-модуляцией

 

Изобретение относится к электросвязи и предназначено для высококачественного преобразования аналоговых сигналов в цифровой вид дпя последующей передачи цифрового потока по линии связи и обратного преобразова1 ия в аналоговую форму. Целью изобретения является повышение помехозащищенности путем устранения ошибок аппроксимации , отношения С/Ш восстанавливаемого сигнала. Устр-во состоит из передающей части I (кодера), приемной части 2 (декодера) и соединяющего их канала связи 3. .Кодер 1 содержит компаратор 4, регистр 5, блок эквивалентности 6, три элемента совпадения 7, 9, 12, инвертор 8, реверсивньй счетчик 10, кодопреобразователь 11, арифметико-логический блок (АЛЕ) 13, буферный регистр 14, ЦАП 15. Декодер 2 содержит регистр 20, блок экi (Л 00 О5 ел со О5 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCKOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4121001/24-09 (22) 10.06.86 (46) 07.01.88. Бюл. 11! l (71) Рижский политехнический институт им. А.Я.Пельше (72) С.А.Блат, В.З.Ловинский и M.A.Óñàíîâ (53) 621.395.44:621.376.56 (088.8) (56) Авторское свидетельство СССР

ll! 1197087,кл, H 03 М 3/00,12.09.84. ! (54) УСТРОЙСТВО СВЯЗИ С ДЕЛЬТА-МОДУЛЯЦИЕЙ (57) Изобретение относится к электросвязи и предназначено для высококачественного преобразования аналоговых сигналов в цифровой вид для последую„„SU„„1365364 А1

gl) 4 H 04 J 13/00 H 03 М 3/00 щей передачи цифрового потока по линии связи и обратного преобразовайия в аналоговую форму. Целью изобретения является повышение помехозащищенности путем устранения ошибок аппроксимации, отношения С/Ш восстанавливаемого сигнала. Устр-во состоит из передающей части 1 (кодера), приемной части 2 (декодера) и соединяющего их канала связи З,,Кодер 1 содержит компаратор 4, регистр 5, блок эквивалентности 6, три элемента совпадения 7, 9, 12, инвертор 8, реверсивный счетчик 10, кодопреобраэователь

ll, арифметико-логический блок (АЛБ)

13, буферный регистр 14 ЦАП 15. Де- с кодер 2 содержит регистр 20, блок эк1365364

1г

25

40 вивалентности 21, три элемента совпадения 22, 24, 27, инвертор 23, реверсивный счетчик 25, кодопреобразователь 26, сумматор 28, АЛБ 29, буферный регистр 30, ЦАП 31, фильтр нижних частот 32. Для обеспечения цели на передающей стороне введены дешифратор макс. состояния счетчика

Изобретение относится к электросвязи и предназначено для высококачественного преобразования аналоговых сигналов в цифровой вид для последующей передачи цифрового потока по линии связи и обратного преобразования в аналоговую форму.

Целью изобретения является повышение помехозащищенности путем устранения ошибок аппроксимации, отношения сигнал/шум восстанавливаемого сигнала.

На фиг.1 приведена блок-схема устройства связи с дельта-модуляцией; на фиг.2 — 4 — временные диаграммы, поясняющие принцип работы устройства.

Устройство связи с дельта-модуляцией состоит из передающей части 1 (кодера), приемной части 2 (декодера) и соединяющего их канала 3 связи. Кодер 1 содержит компаратор 4, регистр 5, первый блок 6 эквивалентности, первый элемент 7 совпадения, инвертор 8, второй элемент 9 совпадения, реверсивный счетчик 10, кодопреобразователь 11, третий элемент 12 совпадения, арифметико-логический блок (АЛБ) 13, буферный регистр (БР)

14, цифроаналоговый преобразователь (UhII) 15, дешифратор 16 максимального состояния счетчика (ДМСС), дешифратор 17 нулевого состояния счетчика (ДНСС), второй блок 18 эквивалентности, четвертый элемент 19 совпадения.

Декодер 2 содержит регистр 20, первый блок 21 эквивалентности, первый элемент 22 совпадения, инвертор

23, второй элемент 24 совпадения, реверсивный счетчик 25, кодопреобразователь 26, третий элемент 27 совпаде— ния, сумматор 28, АЛБ 29, БР 30, ЦАП

I (ДМСС) 16, дешифратор нулевого состояния счетчика (ДНСС) 17, второй блок эквивалентности 18 и четвертый элемент совпадения 19 а на приемной стороне введены ДМСС 33, ДНСС 34, блок эквивалентности 35, два элемента совпадения 36, 38 и компаратор 37.

4 нл.

31, фильтр нижних частот (ФНЧ) 32, ДМСС 33, ДНСС 34, второй блок 35 эквивалентности, четвертый элемент 36 совпадения, компаратор 37, пятый элемент 38 совпадения и делитель 39 частоты.

Предлагаемое устройство работает следующим образом.

Аналоговый сигнал V „(t) поступает на первый вход компаратора 4 и сравнивается с аппроксимирующим сигналом

U,(t), поступающим на второй вход компаратора 4 с выхода ЦАП 15 в результате обработки входного сигнала на предыдущем тракте. Сигнал с выхода компаратора 4 поступает на вход регистра 5,на первом выходе которого формируется выходная дельта-модулирован ая (ДМ) импульсная последовательность y(t). Продвигаясь далее по регистру 5, три последних бита импульсной последовательности y(t) подаются на блок эквивалентности 6, на выходе которого появляется единица свякий раз, когда в импульсной последовательности y(t) присутствует трехэлементная пачка единичных либо нулевых символов. Если же пачка отсутствует, то на выходе блока 6 эквивалентности присутствует нуль.

Сигнал с выхода блока 6 эквивалентности через элемент 7 совпадения в прямом виде подается на вход прямоro счета реверсивного счетчика 10, а в инверсном виде через инвертор 8 и элемент 9 совпадения — на вход обратного счета реверсивного счетчика 10.

На вторые входы элементов 7 и 9 совпадения подается тактовая последовательность U, (t), в результате чего длинные (телеграфные ) импульсы, поступающие на первые входы этих схем, !

136536 преобразуются в короткие импульсы- на их выходах. Таким образом, при появлении пачек единичных либо нулевых символов в импульсной последователь5 ности y(t) на вход прямого счета реверсивного счетчика 10 подаются короткие импульсы, число которых зависит от количества трех элементных .пачек символов, увеличивающие состояние счетчика от нулевого до максимального ° Причем, комбинация четырех одинаковых символов, например Illl расценивается как две пачки. Как только в последовательности y(t) появляются различные импульсы, короткие импульсы поступают на вход обратного счета реверсивного счетчика 10 и уменьшают его состояние.

Код на выходе реверсивного счетчи- 20 ка 10 определяет необходимую величину шага квантования. Следовательно, при отсутствии пачек в последовательности y(t) величина шага квантования . уменьшается до минимально возможной.

Однако вследствие циклического перехода реверсивного счетчика 10 из минимального состояния в максимальное возникают значительные шумы свободного канала. Описанная ситуация поясня- gp ется диаграммой на фиг.2, где Us„(t) входной сигнал дельта-кодера; U (t) сигнал аппроксимации в предлагаемом

1 .устройстве; u (t) — сигнал аппроксимации В известном устройствеу Ug(Й) Зб сигнал на выходе дополнительного компаратора; П„„ — верхнее пороговое напряжение дополнительного компаратора;

U „ — нижнее пороговое напряжение дополнительного компаратора. 40

Для устранения шумов свободного канала введен ДНСС 17, который подключен к выходу реверсивного счетчика 10. При наличии на выходе реверсивного счетчика 10 кода, соответствую- 4 щего его нулевому состоянию: ДНСС 17 выставляет сигнал запрета на третий вход элемента 9 совпадения, в результате чего подача коротких импульсов на вход обратного счета реверсивного счетчика 10 прекращается и циклический переход в максимальное состояние становится невозможным.

При наличии в импульсной последо-.вательности y(t) пачек большой длины, может возникнуть циклический переход реверсивного счетчика 10 из максимального состояния в нулевое при его переполнении, что приводит к появлению

4 4 шумов, вызванных перегрузкой по крутизне, в выходном сигнале. Описанная ситуация поясняется диаграммой на фиг.3. Для борьбы с описанными шумами и расширения динамического диапазона дельта-кодека к выходу реверсивного счетчика 10 подключен ДМСС 16, которьп при появлении на выходе реверсивного счетчика 10 кода, соответствующего его максимальному состоянию, на третий вход элемента совпадения 7 выставляет сигнал запрета, в результате чего, подача коротких импульсов на вход прямого счета реверсивного счетчика 10 прекращается ициклический переход в нулевое состоя" ние становится невозможным.

Цифровой код с выхода реверсивного счетчика 10 подается на вход кодопреобразователя 11, с выхода которого через элемент 12 совпадения на первые входы AJIH 13 подается в цифровом виде информация о величине шага квантования в соответствии с заложенным в структуре кодопреобразователя 11 законом компандирования. При наличии в цифровой последовательности y(t) сигнала логического "0" АЛБ 13 уменьшает цифровой код, выставленный на предыдущем такте на величину, задаваемую кодопреобразователем ll, а при наличии в цифровой последовательности у() сигнала логической "1" — увеличивает на ту же величину. Для этого на управляющий вход АЛБ 13 подается цифровая последовательность y(t) с первого выхода регистра 5. На вторые входы АЛБ 13 с выходов буферного регистра 14 подается цифровой код, сосоответствующий величине напряжения аппроксимации на предыдущем такте.

Для защиты от ошибок аппроксимации на границах динамического диапазона, возникающих в АЛБ 13, входы ш старших разрядов из общего числа выходов и АЛБ 13.заведены на блок эквивалентности 18, где ш с и. Число разрядов п - m зависит от величины максимального шага квантования, формируемого кодопреобразователем Il. Êàæäûé из в разрядов блока эквивалентности 18 сравнивается с битом последовательности y(t), поступающей на ее второй вход, и в случае их эквивалентности через элемент 19 совпадения на второй вход элемента 12 совпадения поступает сигнал логического "0". В результате этого на первые входы АЛБ 13

13653 выставляется нулевой код, что соответствует отсутствию, приращения аппроксимирующего сигнала U (t) . Выходы

АЛБ 13 подаются на входы тактирующего

БР 14 для сохранения состояния выходов АЛБ 13 в течение такта.

Сигнал с выходом БР 14 в виде параллельного кода подается на ЦАП 15, на выходе которого формируется аппроксимирующий сигнал U (t), поступающий на второй вход компаратора 4 для сравнения на следующем такте с входным сигналом U,„„(t) .

Первьпr выход регистра 5 подключен к выходу кодера 1, который с свою очередь через канал 3 связи подклю-. чен к входу декодера 2.

Функциональное назначение блоков 20 декодера 2: регистра 20, блока 21 эк вивалентности, элемента 22 совпаде-:" ния, инвертора 23, элемента 24 совпадения, реверсивного счетчика 25, кодопреобразователя 26, элемента 27 25 совпадения, АЛБ 29, БР 30, ЦАП 31, ДМСС 33, ДНСС 34, блока 35 эквивалентности элемента 36 совпадения и связи между ними соответствуют функциональному назначению и связям ана- Зр логичных блоков кодера 1. Выход ЦАП

31 .через ФНЧ 32 подключен к выходу приемной части.

Главным отличием схемы декодера 2 от схемы кодера 1 является введение утечки в цифровой интегратор декодера. Дело в том, что при передаче ао линейному тракту цифровые посылки сигнала ДМ под действием помех могут исказиться: вместо сигнала логической 40 !

I И

f 1" может быть принят сигнал логического "0" и наоброт. Такая трансформация посылок ведет к появлению ошибок при восстановлении сигнала в декоде-, ре. Причем искажения любой кодовой 45 посыпки сказываются на амплитуде и форме восстанавливаемого сигнала во все моменгы времени, следующие за этой посылкой. С течением времени происходит накопление ошибок и растут искажения восстанавливаемого сигнала. К аналогичному эффекту приводит рассогласование в начальной установке и сбои под действием помех в работе некоторых однотипных блоков кодера и декодера, обладающих памятью, Для устранения этих недостатков в устройство введен компаратор 37,вход которого соединен с выходом ЦАП 31.

64 6

Компаратор 37 представляет собой компаратор с "окном" (фиг.4). Тактовый вход декодера 2 через делитель 39 частоты подключен к второму входу элемента 38 совпадения, первый вход которого соединен с выходом компаратора 37, Сигнал с выхода элемента 38 совпадения частотой f/k, где k — коэффици ент деления делителя 39 частоты,подключен к второму входу сумматора 28, который уменьшает на каждом k такте код, сформированньп| кодопреобразователем 26, на единицу, если на выходе компаратора 37 формируется сигнал логической "1", обусловленный тем, что сигнал аппроксимации Uo(t) на выходе

ЦАП 31 находится вне "окна" дополнительного компаратора 37. Ширина "окна определяется величиной минимального бчага квантования Ь „„„, и принята равной 3 h „„„.

Формула изобретения

Устройство связи с дельта-модуляцией, содержащее на передающей стороне последовательно соединенные компаратор, первый вход которого является входом устройства связи с дельта-модуляцией, регистр, первый блок эквивалентности, первый элемент совпадения, реверсивный счетчик, к второму входу которого подключен выход первого блока эквивалентности через последовательно соединенные инвертор и второй элемент совпадения, кодопреобразователь, третий элемент совпадения, арифметико-логический блок, буферный регистр, выходы которого подключены к вторым входам арифметикологического блока, и цифроаналоговый преобразователь, выход которого подключен к второму входу компаратора, при этом второй вход регистра, третий вход первого элемента совпадения, вторые входы второго элемента совпадения и буферного регистра являются тактовым входом передающей стороны устройства связи с дельта-модуляцией, выходом которого является третий выход регистра, подключенный к управляющему входу арифметико-логического блока, а на приемной стороне — последовательно соединенные регистр, первый вход которого является входом приемной стороны устройства связи с дельта-модуляцией, первый блок эквивалентности, первый элемент совпадения, реверсивный счетчик, к второму

7 1365364 8

Пф) входу которого подключен выход первого блока эквивалентности через последовательно соединенные инвертор и второй элемент совпадения, кодопреобразователь, третий элемент совпадения, сумматор, арифметико-логический блок, буферный регистр выходы которого подключены к вторым входам арифметико-логического блока, к управляющему входу которого подключен третий выход регистра, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходом приемной стороны устройства связи с дельта †модуляци, тактовым входом которой являются второй вход регистра третий вход первого элемента совпадения, вторые входы второго элемента совпадения и буферного регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности путем устранения ошибок аппроксимации, на передающей стороне введены дешифратор максимального состояния счетчика, выход ко торо го подключен к третьему входу первого элемента совпадения, дешифратор нулевого состояния счетчика, выход которого подключен к третьему входу второго элемента совпадения, а к входам дешифратора максимального состояния счетчика и дешифратора нулевого состояния счетчика подключены выходы реверсивного счетчика, при этом выходы арифметико-логического блока через введенные последовательно соединенные второй блок эквивалентности, к второ— му входу которого подключен третий выход регистра, и четвертъп элемент

5 совпадения подключены к второму входу третьего элемента совпадения„ а на приемной стороне введены делитель частоты, к входу которого подключен второй вход регистра, дешифратор максимального состояния счетчика, выход которого подключен к третьему входу первого элемента совпадения, дешифратор нулевоro состояния счетчика, выход которого подключен к третьему входу второго элемента совпадения, а выходы реверсивного счетчика подключены к входам дешифратора максимального состояния счетчика и дешифрато20 ра нулевого состояния счетчика, при этом выход буферного регист1 ра подключен к второму входу сумматора через введенные последователь— но соединенные компаратор и пятый элемент совпадения, к второму входу которого подключен выход делителя частоты, последовательно соединенные второй блок эквивалентности, к первым и второму входам которого подключены

ЗО соответственно выходы арифметико-логического блока и третий выход регистра, и четвертый элемент совпадения, выход которого подключен к вто— рому входу третьего элемента совпаде35 ния °

1365364

U ô) U/Ô) lie/Д

Un;g.

>пе

4г(д

Со с та в и тель Л . Тимошина

Техред Л. Сердюкова Корректор А. Тяско

Редактор Н.Лазаренко

Заказ 6658/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4