Микромощный логический инвертор

 

Изобретение относится к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем. Изобретение обеспечивает расширение функциональных возможностей устройства путем расщепления управляющих входов. Устройство содержит транзисторы 1-4 первого типа проводимости , транзисторы 5-8 второго типа проводимости, входы 9-12, выходы 13 и 14, шину 15 питания. Инвертор может быть изготовлен методом планарной полупроводниковой технологии или тонкопленочной технологии. Топология изготовления транзисторов гребенчатая . Геометрические размеры транзисторов 2,4 и 6,8 могут быть равны друг другу и отличаться при различных концентрациях легирующих примесей в полупроводнике областей базы. -Размеры транзисторов 1,3 и 5, 7 могут быть в пять - десять раз меньше размеров транзисторов 2,4 и 6,8, поскольку через них протекают значительно меньшие токи. 1 ил. s

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) д11 4 Н 03 К 19/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4014401/24-21 (22) 24.01.86 (46) 07.01.88. Бжл. № 1 (75) А.Л.Якимаха (53) 621.374(088.8) (56) Игумнов Д.В., Николаевский И.Ф.

Транзисторы в микрорежиме. — M.: Советское радио, 1978, с. 100, рис.3.9.

Авторское свидетельство СССР № 1320896, кл. Н 03 К 19/08, 1986.

1 (54) МИКРОМОЩНЫЙ ЛОГИЧЕСКИЙ ИНВЕРТОР (57) Изобретение относится к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем. Изобретение обеспечивает расширение функциональных возможностей устройства путем расщепления управлявщих входов. Устройство содержит транзисторы 1-4 первого типа проводимости, транзисторы 5-8 второго типа проводимости, входы 9-12, выходы 13 и 14, шину 15 питания. Инвертор может быть изготовлен методом планарной полупроводниковой технологии или тонкопленочной технологии. Топология изготовления транзисторов гребенчатая. Геометрические размеры транзисторов 2,4 и 6,8 могут быть равны друг другу и отличаться при различных концентрациях легирувщих примесей в полупроводнике областей базы. Размеры транзисторов 1,3 и 5, 7 могут быть в пять — десять раз меньше размеров транзисторов 2,4 и

6,8, поскольку через них протекают значительно меньшие токи. 1 ил.

1 1

Изобретение относится к импульсной технике и может быть использовано в качестве базового логического элемента цифровых микросхем.

Цель изобретения — расширение функциональных возможностей путем обеспечения расщепления управляющих входов

На чертеже приведена принципиальная схема микромощного логического инвертора.

Микромощный логический инвертор содержит первый 1, второй 2, пятый

3 и шестой 4 транзисторы первого типа проводимости, третий 5, четвертый 6, седьмой 7 и восьмой 8 транзисторы второго типа проводимости, базы транзисторов 1,3,5„и 7 соединены соответственно с первым 9, вторым

10,третьим 11 и четвертым 12 входами, коллекторы транзисторов 2,3 и 5 соединены с первым выходом 13, коллекторы транзисторов 1,6 и 7 соединены с вторым выходом 14, эмиттеры транзисторов 1,3 5 и 7 соединены с базами соответственно транзисторов

2,4,6 и 8, коллекторы транзисторов

4 и 8 подключены соответственно к базам транзисторов 1 и 5, эмиттеры транзисторов 2 и 4 соединены с общей шиной, а эмиттеры транзисторов 6 и 8 подключены к шине 15 питания.

Микромощный логический инвертор работает следующим образом.

Рассмотрим вначале упрощенный режим работы предлагаемого устройства с закрытыми транзисторами 3,4,7,8, что обеспечивается подачей уровней логического О на вход 10 и логической 1 на вход 12 устройства ° В статическом режиме работы здесь возможны два логические состояния инвертора (приемлемые для работы), зависящие от величины входных уровней напряжения, При поступлении уровней логического О на входы 9 и 11 транзисторы 1 и 2 закрыты, а транзисторы 5 и 6 открыты. Тогда на выходе 14 устройства присутствует высокий уровень напряжения логической 1, причем по этому выходу это состояние обеспечивается током, протекающим через транзистор 6. На выходе 13 .также высокий уровень напряжения логической

1, несколько меньший по величине, чем первый, причем это состояние по данному выходу током не обеспечивается, поскольку через транзистор 5

365352 2

5

1г

50 протекает ток, значительно меньший, чем у транзистора 6. Здесь необходимо отметить, что вход 9 в этом состоянии нет необходимости обеспечивать током, в то время как вход 11 должен быть обеспечен определенным значением (хотя и очень малым) входного тока, чтобы обеспечить открытое состояние транзисторов 5 и 6.

При поступлении уровня логической 1 на входы 9 и 11 устройства транзисторы 6 и 5 закрываются. Тогда на выходе 13 устройства будет низкий уровень напряжения логического О, обеспеченный током открытого транзистора 4, а на выходе 14 также будет низкий уровень напряжения логического О, несколько высший первого и уже не обеспеченный током, поскольку ток коллектора транзистора 1 значительно меньше, чем ток коллектора транзистора 2..В этом состоянии по входу 11 нет необходимости в обеспечении его током, .в то время как по входу 9 такое обеспечение необходимо для нормальной работы транзисторов 1 и 2.

Таким образом, в предлагаемом устройстве реализована функция расщепления входов и выходов по их обеспеченности токами для различных логических уровней напряжений. Так, например, к выходу 14 необходимо подключать базу транзистора первого типа проводймости, а к выходу 13базу транзистора второго типа проводимости. Аналогичным образом вход

9 должен быть подключен к коллектору транзистора второго типа проводимости, чтобы обеспечить их надежное отпирание.

В режиме переключения с одного логического состояния в другое исключена ситуация прохождения сквозного тока через открытые транзисторы

2 и 6. К напряжении питания U прикладываемого к шине 15, предъяв-.:. ляется одно требование, чтобы оно не превышало суммарную величину пороговых напряжений U транзисторов

1,2 и 5 6: при котором эти транзисторы еще работают на экспоненциальном участке

ВАХ.

Расширение функциональных возможностей инвертора обеспечивается

65352

Составитель А.Янов

Техред Л.Сердюкова Корректор В.Бутяга

Редактор Н.Лазаренко

Заказ 6657/56 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 з 13 транзисторами 3,4,7 и 8, которые мо-, гут запретить изменение выходных состояний транзисторов 2 и 6. Так, например, при открытых транзисторах

1 и 2 подача высокого уровня логической 1 на вход 10 запирает эти транзисторы, поскольку вход 9 закорачивается на общую шину малым сопротивлением открытого транзистора

4 ° Аналогично при открытых транзисторах 5 и 6 подача низкого уровня логической 1, на вход 12 обеспечивает надежное запирание транзисторов

5 и 6, поскольку вход 11 подключается тогда через малое сопротивление открытого транзистора 8 к шине

l5 питания. Транзисторы 3,4 и 7,8 попарно включены по схеме Дарлингтона, причем их коллекторы соединены таким образом, чтобы обеспечить минимальное потребление энергии от источника питания. Для нормальной работы устройства необходимо обеспечить, чтобы сопротивление открытых транзисторов 4 и 8 было значительно меньше, чем выходное сопротивление управляющих цепей.

Данный инвертор предназначен для изготовления по планарной полупроводниковой технологии или тонкопленочной технологии. Топология изготовления транзисторов — гребенчатая.

Геометрические размеры транзисторов

2,4 и 6,8 могут быть равны друг другу и отличаться при различных концентрациях легирующих примесей в . полупроводнике областей баз, В то же время геометрические размеры транзисторов 1,3 и 5,7, очевидно, могут быть в 5-10 раз меньше по отношению к транзисторам 2,4 и 6,8, поскольку протекающие через них токи значительно меньше.

Формула изобретения

Микромощный логический инвертор, содержащий первый и второй транзисторы первого типа проводимости, база первого транзистора соединена с первым входом, эмиттер — с базой второго транзистора, эмиттер которого соединен с общей шиной, коллектор — с первым выходом и коллектором третьего транзистора второго типа проводимости, эмиттер которого подключен к базе четвертого транзистора второго типа проводимости, эмиттер которого соединен с шиной

20 питания, а коллектор подключен к . второму выходу и коллектору первого транзистора, отличающийся тем, что, с целью расширения функциональных возможностей, в него до25 полнительно введены три входа, пятый и шестой транзисторы первого типа проводимости, седьмой и восьмой транзисторы второго типа проводимости, база пятого транзистора соедиЗ0 нека с вторым входом, коллектор — с первым выходом, а эмиттер — с базой шестого транзистора, эмиттер кото.рого соединен с общей шиной, а коллектор — с первым входом, база третьего транзистора соединена с третьим входом, база седьмого транзистора соединена с четвертым входом, коллектор — с вторым выходом, I а эмиттер — с базой восьмого тран4р зистора, коллектор которого соеди-, нен с третьим входом, а эмиттер подключен к шине питания.