Устройство приоритета

 

Изобретение относится к вычислительной технике и может найти применение в системах, использз щих изменяемую дисциплину обслуживания. Цель изобретения - повышение быстродействия устройства.- Устройство приоритета отличается от известного тем, что в него введены блоки анали-г за адресных кодов по числу разрядов регистра прерываний и блок синхронизации , при этом кажд.ьй из блоков анализа адресньс. кодов содержит сдвиговый регистр, счетчик, два триггера, элемент сравнения и два элемента И. В устройстве сокращается время поиска запросов со старшим .приоритетом. 2 ил. Оо о. ОО to

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.SU 13 3209 А1 ц11 4 6 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ -,.

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4097700/24-24 (22) 24.07.86 (46) 30.12.87. Бюл.N 48 (72) А.П.Крышев и А.А.Тарасов (53) 681.325(088.8) (56) Авторское свидетельство СССР

11- 600558, кл. G 06 F 9/46, 1976 °

Авторское свидетельство СССР

У 1001102, кл. G 06 F 9/46, 1983. (54) УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к вычислительной технике и может найти применение в системах, использующих изменяемую дисциплину обслуживания.

Цель изобретения — повышение быстродействия устройства..Устройство приоритета отличается от известного тем, что в него введены блоки анали-. за адресных кодов по числу разрядов регистра прерываний и блок синхронизации, при этом каждый из блоков анализа адресньг. кодов содержит сдвиговый регистр, счетчик, два триггера, элемент сравнения и два элемента И. В устройстве сокращается время поиска запросов со старшим ,приоритетом. 2 ил.

1363209

Изобретение относится к вычислительной технике и может найти применение н системах, использующих изменяемую дисциплину обслуживания, 5

Цель изобретения — повышение быстродействия устройства.

На фиг.1 приведена структурная схема устройства; на фиг,2 — структурная схема блока синхронизации. 10

Устройство содержит регистры 1 адреса, блоки 2 элементов И, блок 3 элементов ИЛИ,элемент И 4, группы адресных входов 5 устройства, блок

6 синхронизации, информационные вхо- 1 ды 7 устройства, установочный вход

8 устройства, регистр 9 прерываний, содержащий в каждом разряде триггеры

10,11; устройство содержит также блоки 12 анализа адресных кодов, каж- 20 дый из которых содержит сдвиговый регистр 13, элемент 14 сравнения, триггер 15, элемент И 16, счетчик

17, элемент И 18, триггер 19; устройство содержит информационные выходы 20 устройства.

Блок синхронизации (фиг.2) содержит генератор 21 импульсов,.элемент

И 22, счетчик 23, элемент И 24, элемент 25 задержки, элемент НЕ 26, ЗО элементы И 27, ?8, элемент KIN 29.

Устройство работает следующим образом.

Запросы на обслуживание от источников фиксируются регистром 9 по о индивидуальным для каждого источника входам 7. В регистрах хранятся адреса источников в порядке, обратном присвоенным им приоритетам.

Поиск заявки с наибольшим приори- 40 тетом осуществляется циклически с помощью блоков 12, тактируемых синхроимпульсами блока 6. С этой целью производится сравнение адресных кодов источников, зафиксировавших свои за- 45 явки на обслуживание в регистре 9, причем предпочтение отдается заявке источника с наименьшим адресным кодом. Сравнение адресных кодов осущес->âëÿåòñÿ путем преобразования параллельных адресных кодов соответствующих источников в последовательный код с одновременным сравнением одноименных бит указанных кодов.

В результате сравнения адресных кодов источников, зафиксиронавших свои заявки н регистре 9, определяется источник с наибольшим приоритетом, при этом на выходе триггера 19 соответстнувщего блока 12 формируется лог. "1", поступающая на соответствующий блок 2 и на вход сброса соответствующего разряда регистра 9. В результате адресный источник через блоки 2 и 3 поступает на информационные выходы 20 устройства, а разряд регистра 9 обнуляется. В течение следующего цикла работы, определяемого периодом следования синхроим-1 пульсов, на выходе блока 6 поиск заявки с более высоким приоритетом совмещается во времени с выдачей на выходы 20 устройства адреса источника.

Блоки 12 работают следующим образом.

На входы а и б блоков 12 с выходов блока 6 поступают синхроимпульсы.

На выходе б блока 6 количество импульсон в одной пачке импульсной последовательности равно количеству бит, необходимых для представления и двоичной форме наибольшего кода адреса.

Подготовка блока 12 к работе осуществляется синхроимпульсом (поступающим на вход а блока 12, который сбрасывает счетчик 17, устанавливает триггер 24 н единичное состояние и заносит адресный код источника, поступающий с выходов регистра 1, в сдвиговый регистр 13. Сдниговый регистр 13 является (р+1)-разрядным, причем адресный код заносится в разряды 1,2, —, р, а в (р+1)-разряд заносится лог. ",1", поступающая на выход регистра, в качестве которого принят единичный выход (р+1)-ro разряда.

Пусть на входы 7 устройства поступили запросные импульсы перебросив1

t шие соответствующие триггеры 10 в единичное состояние. Синхроимпульс, блока 6, поступающий на синхровход регистра 9 прерываний, перебрасывает соответствующие триггеры 11 н единичное состояние, остальные триггеры ll находятся в нулевом состоянии.

Пусть адресные коды источников заявок с номерами m S u f в двоичном представлении имеют значения:

1001, 1010 и 1101, при этом приоритеты на обслуживание источников распределяются в порядке, обратном значениям кодов адресов.

Элементы 14 сравнения выдают импульсы в моменты фиксации несовпадения сигналов на их входах, После

1363209

30 занесения. адресных кодов соответствующих источников в разряды регистров

13 и лог. "1" — в (р+1)-й разряд, на выходах всех сдвиговых регистров

13 устанавливается лог. "1", Следовательно, на выходе элемента И 4 будет "1".

Таким образом, на обоих входах, всех элементов 14 поддерживается 10 лог. "1", а триггеры 15 остаются в единичном состоянии.

Во всех блоках 12, кроме тех, которым соответствуют поступившие запросы, элементы 16 заперты лог. "0", 15 поступающими с выходов соответствующих разрядов регистра 9, Синхроимпульсы, поступающие на входы б блоков 12, которым соответствуют поступившие запросы, проходят через элементы на 20 входы сдвига регистров 13 и счетные входы счетчиков 17.

После поступления на входы сдвига регистров 13 первого импульса на выходах последних появляются логичес- 25 кие сигналы, соответствующие старшим разрядам адресных кодов источников. для рассматриваемого примера значения старших разрядов всех кодов равны

11 1 11

Таким образом, после сдвига на один разряд кодов на входы элемента

И 4 с выходов всех регистров 13 поступают лог. "1". На выходах элементов 13 сравнения поддержива 35 ется лог. "0 .

Второй синхроимпульс поступает через открытые элементы 16 на входы сдвига регистров 13, а также счетные входы счетчиков 17, осуществляет 40 сдвиг кодов, хранящихся в регистрах

13, еще на один разряд. На выходах регистров 13 устанавливаются логические сигналы "0" и "1" соответственно.

На выходе элемента И 4 формируется лог. "0". На обоих входах двух элементов 14 устанавливаются одинаковые логические сигналы (лог. "О"); все

I остальные элементы 14 фиксируют несовпадение сигнал0в на своих вхо- 50 дах — на выходах указанных элементов сравнения появляются лог; "1", перебрасывающие соответствующие триггеры

15 в нулевое состояние.

В блоке 12 нулевой выходной сиг.— нал триггера 15 запирает элемент 16, препятствуя дальнейшему прохождению синхроимпульсов на вход сдвига регистра 13 и вход счетчика 17.

Третий синхроимпульс двух блоков

12 проходит через открытые элементы

16 на входы регистров 13 и счетчиков

17.

На выходе сдвигового регистра 13 первого блока 13 появляется лог; "0", а на выходе регистра 13 второго блока

1? — лог ° "1" (эти сигналы соответствуют значениям третьих разрядов кодов).

Выходной сигнал элемента И 4 принимает значение "О" ° Следовательно, элемент 14 второго блока 12 фиксирует несовпадение сигналов на своих входах и формирует на выходе лог."1", сбрасывающую триггер 15 в "0". Элемент 16 этого блока запирается выходным сигналом триггера 15.

Таким образом, после прохождения третьего импульса на выходах всех сдвиговых регистров 13, кроме одного, фиксируются лог. "1", причем дальнейший сдвиг кодов в указанных регистрах в данном цикле работы устройства не произойдет, так как соответствующие элементы 16, через которые проходят сдвигающие импульсы, заперты.

Четвертый импульс пачки проходит через элемент 16 на входы регистра

13 и счетчика 17. На выходе регистра

13 устанавливается лог. "1", соответствующая младшему разряду кода.

Выходной сигнал элемента И 4 принимает значение "1", а на выходе элемента

14 поддерживается лог. "0".

В рассматриваемом примере лишь на один счетчик 17 прошли все импульсы, заполнившие этот счетчик. В результате на выходе элемента И 18 появляется лог. "1". Импульс с выхода а блока

6 поступает на синхровходы D-триггеров 19 всех блоков 12, соответствую" щий триггер 19 устанавливается в единичное, а остальные †. в нулевое состояние. Единичный выходной сигнал

D-триггера 19 отпирает соответствую, щий блок 2 и сбрасывает соответствующие триггеры 10 и 11.

Адресный код источника со старшим приоритетом с выходов регистра 1 через открытый блок 2 и блок 3 поступает на информационные выходы 20 устройства и поддерживается в течение следующего цикла работы устройства.

На выходах разрядов регистра 9, соответствующих необслуженным источникам, сохраняются лог.."1". С приходом синхроимпульса в момент лог.

5 13б3209 6

1 появляются также на тех выходах регистра 9, на входы триггеров 10 которых с входов 7 .устройства поступили запросные импульсы в течение обслуживания предыдущих запросов.

Далее начинается очередной цикл работы устройства.

Ф о р м у л а и з о б р е т е н и я

Устройство приоритета, содержащее регистр прерываний, группу регистров адреса, блок элементов ИЛИ, элемент И, группу блоков элементов

И, причем группа выходов каждого регистра адреса группы соединена с 15 группой входов одноименного блока элементов И группы, выходы которых подключены к входам блока элементов

ИЛИ, группа выходов которого является группой информационных выходов устройства, информационные входы регистров адреса группы подключены к соответствующим группам адресных входов устройства, информационные входы устройства соединены с группой входов р5 регистра прерываний, о т л и ч а ю— щ е е с я тем, что, с целью повышения, быстродействий устройства, в него введены блоки анализа адресных кодов па числу pàçðÿäoí регистра прерывания и блок синхронизации, при этом каждый из блоков анализа адресных кодов содержит сдвиговый регистр, счетчик, два триггера, элемент сравнения, первый и второй элементы И, 35 при этом группа входов сдвигового регистра каждого блока анализа адресных кодов соединена с группой выходов одноименного регистра адреса группы, первый выход блока синхронизацни подключен к входу разрешения записи сдвигового регистра, к входу сброса счетчика, к единичному входу первого триггера и синхровхаду второго триггера каждого блока анализа ад- 45 ресных кодов, второй выход блока синхронизации соединен с первым входом первого элемента И каждого блока анализа адресных кодов, к второму входу которого подключен выход одноименного разряда регистра прерываний, выход первого элемента И соединен с входом сдвига сдвигового регистра и счетным входом счетчика своего блока анализа адресных кодов, выходы счетчика подключены к входам второго элемента И, выход которого подключен к информационному входу второго триггера, своего блока анализа адресных кодов, регистр прерываний содержит в каждом разряде два триггера, причем выход первого триггера соединен с информационным входом второго триггера своего разряда регистра прерываний, выход второго триггера каждого блока анализа адресных кодов соединен с входами сброса первого и второго триггеров одноименного. разряда регистра . прерываний, единичный вход первого триггера каждого разряда регистра прерываний соединен с соответствующим информационным входом регистра прерываний, выход второго триггера каждого разряда регистра прерываний является соответствующим выходом регистра прерываний, выход второго триггера каждого блока анализа адресных кодов соединен с управляющим входом одноименного блока элементов

И группы, тактовый вход второго триг гера каждого разряда регистра прерываний соединен с вторым выходам блока синхронизации, третий вход первого элемента И каждого блока анализа адресных кодов соединен с выходом первого триггера своего блока анализа адресных кодов, первый вход элемента сравнения каждого блока анализа адресных кодов соединен с выходом элемента И, входы которого соединены с выходами сдвиговых регистров, всех блоков анализа адресных кодов, второй вход элемента сравнения каждого блока анализа адресных кодов соединен с выходом сдвигового регистра своего блока анализа, установочный вход блока синхронизации соединен с установочным входом устройства.

13б3209

1363209

Составитель М.Кудряшев

Редактор АДолинич ТехредЛ.Кравчук Корректор 0 ° Dlåêìàð

Заказ 6363/40 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4