Устройство для деления

 

Изобретение Относится к вычислительной технике и может быть применено в цифровых измерительных приборах и арифметических устройствах . Цель изобретения - повышение быстродействия устройства Устройство содержит счетчик 1 делимого, регистр 2 остатка делимого, регистр 3 га хранения делителя, счетчик 4 делителя , регистр 5 остатка делителя, делитель 6 частоты импульсов, счетчик 7 целой части результата, счетчик 8 дробной части результата, три счетчика 9-11, два сумматора 12-13, две схемы 14-15 сравнения, блок 16 оп ределения нуля, два триггера 17-18, чётьфе элемента И 19-21, элемент ИЛИ 23, Повышение быстродействия ется за счет уменьшения времени определения дробной части результата, которая вычисляется путем деления делителя .В на 10 и сравнения остатка от деления с числами (Р + }) В т п, где п - заданное количество значащих цифр в дробной части результата деления, Р 0,1 ,2,, ,. ,п-1« 1 ил. ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (51) 4 С 06 Р 7/60

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,, н вто скоью свидеткпьствы

БЫ, 1 1 Э . (21) 4080465/24-24 (22) 13,05,86 (46) 30.12,87. Вюл. У 48 (71) Институт физиологии им. А.И,Караева (72) А,В,Кнопф и Л.Э,Кульгавин (53) 681.325 (088,8) (56) Авторское свидетельство СССР

У 512468, кль G 06 F 7/52, 1974.

Авторское свидетельство СССР

9 693372, кл. G06 F 7/60, 1977. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть применено в цифровых измерительных приборах и арифметических устройствах. Цель изобретения — повышение быстродействия устройства. Устройство содержит счетчик 1 делимого, регистр 2 остатка делимого, регистр 3

N хранения делителя, счетчик 4 делителя, регистр 5 ос татка делителя, делитель 6 частоты импульсов, счетчик

7 целой части результата, счетчик 8 дробной части результата, три счетчика 9-1 1, два сумматора 12-13, две схемы 14-15 сравнения, блок 16 определения нуля, два триггера 17-18, четыре элемента И 19-21, элемент ИЛИ

23. Повышение быстродействия достига ется за счет уменьшения времени определения дробной части результата, которая вычисляется путем деления делителя В на 10 и сравнения остатка от деления с числами (Р + 1)»

В п где и — заданное количество

10 значащих цифр в дробной части результата деления, P = 0,1,2,...,п-1.

1 ил.

l 363203 2

Изобретение относится к вычислительной технике и может быть применено в цифровых измерительных приборах и арифметических устройствах.

Целью изобретения является повышение быстродействия, На чертеже представлена функциональная схема устройства для деления, которая содержит счетчик 1 делимого, регистр 2 остатка делимого, регистр

3 хранения делителя, счетчик 4 дели теля, регистр 5 остатка делителя, делитель 6 частбты, счетчик 7 целой части результата, счетчик 8 дробной части результата, третий, первый и второй счетчики 9-11 два сумматора

12,13, две схемы 14 и 15 сравнения, блок 16 определения нуля, триггеры

17, 18, четыре элемента 19-22 И, элемент 23 ИЛИ, выход 24 устройства, шину 25 тактовых импульсов, Счетчики 1 и 4могут бытькак двоичными так и двоично-десятичными в зависимости от того производится ли операция над двоичными или десятичными числами, Счетчики 7,и 8 двоично-десятичные, что позволяет считывать результат непосредственно в десятичной фбрме.

Устройство работает следующим образом.

Перед началом деления в счетчик и регистр 2 записывается делимое, в регистр 3> счетчик 4 и регистр 5 записывается делитель, счетчики 7—

11 обнуляются, триггеры 17 и 18 устанавливаются в состояния, при которых с их входов на элементы И 19 и

21 поступают разрешающие потенциалы, а на элемент И 20 — запрещающий (шины начальной установки и записи операндов на схеме не показаны).

Операция деления начинается с поступления тактовых импульсов на шину 25, Рассмотрим случай, когда делимое

А больше делителя В и A=m В+С, где .m — целая часть результата деления, а С 0 — остаток от деления.

Целая часть результата деления определяется путем последовательного вычитания делителя В из делимого А до тех пор, пока остаток С не станет меньше делителя В. Количество полных циклов вычитания и будет равняться целой части результата деления.

Дробная часть результата деления определяется путем деления делителя

В на .10, (где n - -требуемое колии

1г

55 че ство значащих цифр в дробной части результата) и последовательного сравнения остатка деления С с чисВ лами (Р 1) ††„-, где P=O,I,2,..., и

10 -I,Число Р, полученное в результате последней операции сравнения, при которой еще сохранялось соотношение

В (Р+ 1 ) — и - С и буде т р авно дробной части результата деления, Тактовые импульсы поступают на вычитающие входы счетчиков 1 и 4.

Каждый тактовый импульс вычитает по единице иэ содержимого счетчиков

1 и 4. Одновременно тактовые импульсы через элемент И 19, на который подается разрешение с второго выхода триггера 18, поступают на вход делителя 6 с коэффициентом деления

К=10, где и равно требуемому колии честву значащих цифр в дробной части результата. Импульс, появляющийся на выходе делителя 6, поступает на суммирующий вход счетчика 9 и переписывает из счетчика 4 в регистр

5, имеющийся к моменту появления, импульса. Когда содержимое счетчика

4 станет равным нулю в счетчике 9 будет записана целая часть числа .

В а в регистре 5 будет записан и остаток делителя В 10, На информационных выходах сумматора суммирующие коды, хранящиеся в регистре 5 и счетчике 11, также образуют число

Ь, так как счетчик 11 первоначально обнулен, Сумматор 13 организован так, чтобы максимальное число, образующееся на его информационных выхо-. дах, было равно 10 -I Если сумма

6 кодов регистра 5 и счетчика 11 превысит 10 — 1, выход переполнения суммаи тора 13, который соединен с одним из входов младшего разряда .сумматора

12, перейдет в активное состояние, что будет означать прибавление единицы к содержимому сумматора 12.

Таким образом, число на выходе сумматора 13 представляет собой десятичную дробь по отношению к числу, находящемуся на выходе сумматора 12.

Выход сумматора 12 примет состояние, равное состоянию счетчика 9, так как счетчик 10 был обнулен, а выход переполнения сумматора 13 находится в пассивном состоянии, Таким образом, в момент первого обнуления счетчика

1363203

В лой части числа — — с выхода схемы

10"

15 { выход "Меньше" } через элемент

ИЛИ 23 на выход 24 устройства поступит сигнал об окончании деления. Если остаток С равен целой части числа

 — то анализируется состояние выхо10" дов сумматора 13, т. е. определяется равна или не равна нулю дробная часть

В числа ††. В случае неравенства нулю

В

10" дробной части числа — — т.е. оста10й ю

В ток С меньше числа --- блок 16 опре10пэ

4 на выходах сумматора 12 и 13 будут находиться значения соответственно целой и дробной частей числа B/10

При обнулении счетчика 4 импульс переноса с его выхода поступит на вход триггера 18 и установит его в такое состояние, при котором о» одним выходом запретит прохождение тактовых импульсов через элемент И 19 10 на делитель 6, а другим выходом выдаст разрешение на элемент И 20.

Этот же импульс переноса поступит на вход записи счетчика 4 и перепишет в него из регистра 3 значение В делите- 15 ля, Одновременно импульс переноса через элемент И 21, который подготовлен для прохождения импульса триггером

17, поступит на суммирующий вход счетчика 7, записав в него единицу, и .на 20 вход записи регистра 2, .записав в него из счетчика 1 значение, равное разности делимого А и делителя В.

Значения регистров 2 и 3 сравниваются в схеме 14 сравнения. Если со- 25 держимое регистра 2 больше содержимого регистра 3, произойдет очередное полное вычитание делителя из содержимого счетчика 1 и прибавление единицы к содержимому счетчика 7, 30

Этот процесс будет повторяться до тех пор, пока в регистре 2 не окажется записано число С = А — mB В, где

m — количество полных циклов вычитания делителя из содержимого счетчика 1 делимого. т.е. целая часть результата деления, В этом случае схема 14 сравнения выдаст разрешение на элемент И 20. Схема 15 сравнения сравнивает остаток С с целой частью 40

В числа — — которое находится на вы10" э ходах сумматора 12. Если С меньше цеделения нуля выдаст сигнал на вход элемента И 22, на другой вход которого подается выход схемы 15 (выход

"Равно" ), который находится в активном состоянии. С выхода элемента

И 22 через элемент ИЛИ 23 на выход

24 также поступит сигнал об окончании деления. В указанных случаях дробная часть результата деления равна нулю для заданной точности, В том случае, когда остаток С равен целой

В части числа --- дробная часть числа

10 э

В . — — равна нчлю (т.е. С = — -) и слеl on 1 0 1 довательно, блок 16 не сформирует на выходе сигнал, а также в том случае, когда С больше целой части

В а следовательно и всего числа

10"

В схема 15 своим выходом (выход

"Больше-равно") устанавливает разрешение на входе элемента И 20 .

Итак, элемент И 20 пропускает на выход тактовые импульсы, так как на три других его входа поступают разрешения от триггера 18, схем 14 и 15 сравнения. С выхода элемента И

20 первый прошедший тактовый импульс запишет в счетчик 8 единицу, а в счетчики 10 и 11 — соответственно значения сумматоров 12 и 13. Так как выходы счетчиков 10 и ll поступают соответственно на входы сумматоров 12 и 13, то на выходе сумматоров 12 и 13 образуются соответственно целая и дробная части числа

В

2 ---. Теперь с остатком С и нулем

10" будет уже сравниваться соответственно целая и дробная части числа

В

2 — —.

10"

Таким образом, остаток С будет

10" сравниваться с числами (Р + 1) — -

n- где P = 0,1,2,...10 до тех пор, пока он не станет меньше одного из этих чисел, что приведет к появлению на выходе элемента ИЛИ 23 сигнала об окончании операции деления.

Прошедшее через элемент И 20 и записанное в счетчике 8 количество P импульсов, при котором еще сохраняP лось соотношение (Р+! ) -р с С, и

1363203 будет равно дробной части результата деления .

Необходимо отметить, что если в процессе определения дробной части результата счетчик 1 обнулился, то импульсом переноса он перебросит триггер 17, который своим выходом запретит прохождение через элемент

И 21 импульсов переноса с выхода счетчика 4 делителя и не допустит изменения состояния счетчика 7.

Таким образом, дробная часть результата деления вычисляется после определения целой части в течение времени, необходимого для прохождения дополнительного количества им10

КС где

«В пульсов, равного Р=С/

К= 10 °

Рассмотрим случай, когда делимое

А меньше делителя В, В этом случае устройство работает аналогичным способом, Однако счетчик 7 останется в нулевом состоянии, так как счетчик

1 обнулится раньше счетчика 4 и импульс переноса с выхода счетчика 1 перебросит триггер 17, который запретит прохождение импульсов переноса счетчика 4 через элемент И 21. По этой же причине содержимое регистра

2 не будет меняться в течение всей операции деления.

Время, в течение которого определяется результат деления, имеющего только дробную часть, равно времени прохождения количества импульсов

В КС

Р = В + С/ — = В + — . В частности

К В

Э если для заданного п результат деtl u 40 ления равен нулю, количество P импульсов будет не больше величины В, так как по крайней мере к моменту обнуления счетчика 4 на выходах сумма.

45 торов 12 и 13 окажется число, превосходящее содержимое регистра 2 и с вы1 хода схемы 15 сравнения или выхода элемента И 22 через элемент ИЛИ

23 поступит сигнал об окончании деления, 50

Наконец, рассмотрим случай, когда делитель В укладывается в делимом

А целое число раз, а остаток С равен нулю, т.е, А = mB. В этом случае операция деления окончится сразу после определения целой части результата, т.е. последний импульс, поступающий на вход счетчика 7, целой час-. ти результата запишет в регистр 2 остатка делимого нуль и схема 15 срав. нения через элемент ИЛИ 23 выдаст на выход устройства сигнал об окончании деления, Формула из обр е тения

Устройство для деления, содержащее счетчики делимого и делителя, регистр хранения делителя, делитель частоты, счетчики целой и дробной частей результата, два триггера, четыре элемента И, элемент ИЛИ, причем шина тактовых импульсов устройства соединена с первыми входами первого и второго элементов И и вычитающими входами счетчиков делимого и делителя, выход .первого элемента И соединен с входом делителя частоты, выход переноса счетчика делимого соединен с входом сброса первого триггера, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом переноса счетчика делителя, выход третьего элемента И соединен со счетным входом счетчика целой части результата, прямой и инверсный выходы второго триггера соединены с вторыми входами первого и второго элементов И, выход элемента ИЛИ является выходом признака окончания деления устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия, в него введены регистры остатков делимого и делителя, две схемы сравнения, три счетчика, два сумматора и блок определения нуля, причем выходы счетчиков делимого и делителя соединены с информационными входами регистров остатка делимого и делйтеля соответственно, выход регистра остатка делимого соединен с входами первого числа первой и второй схем сравнения, вы-. ход регистра хранения делителя соединен с информационным входом счетчика делителя и входом второго числа первой схемы сравнения, выход которой соединен с третьим входом второго элемента И, четвертый вход которого соединен с выходом "Больше— равно" второй схемы сравнения, выход

"Меньше" которой соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, первый вход которого

1363203

Составитель Н,Маркелова

Техред А.Кравчук Корректор М.Демчик

Редактор А.Долинич

Заказ 6363/40 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4 соединен с выходом "Равно" второй схемы сравнения, вход второго числа которой соединен с выходом суммы первого сумматора и информационным входом первого счетчика, вход разреше. ния записи которого соединен с выходом второго элемента И, счетным входом счетчика дробной, части результата и входом разрешения записи второго счетчика, информационный вход которого соединен с выходом суммы второго сумматора и входом блока определения нуля, выход которого соединен с вторым входом четвертого элемента 15

И, вход разрешения записи регистра остатка делимого соединен с выходом третьего элемента,И, второй вход которого соединен с входом разрешения записи счетчика делителя и входом сброса второго триггера, выход делителя частоты соединен с входом разрешения записи регистра остатка делителя и счетным входом третьего счетчика, выход которого соединен с первым информационным входом первого сумматора, второй информационный вход которого соединен с выходом первого счетчика, вход переноса первого сумматора .соединен с выходом переноса второго сумматора, первый и второй информационные входы которого соединены с выходами регистра остатка делителя и второго счетчика соответственно.