Устройство для синхронизации вычислительной системы

 

Изобретение относится к вычис лительной технике и может быть ис пользовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин. Целью изобретения является сокращение времени подсннхронизации. Отличительной особенностью устройства является то, что оно позволяет сократить время подсинхронизации вычислительной системы путем проведения режима тарировки с измерением периода выработки управляющих сигналов с учетом величины несинхронности, вызванной нестабильностью задающего генератора. Поставленная цель достигается за счет введения блока 5 сравнения. 3 ил. 35

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (511 4 G 06 F 1/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

1 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ",, g

И ABTOPCHOMY СВИДЕТЕЛЬСТВУ (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВИ-.

ЧИСЛИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к вычислительной технике и может быть ис(21) 4060927/24-24 (22) 28i04.86 (46) 30. 1 2. 87. Бюл. 11 - 48 (72) Ф.Ф;,Иингалеев и Н.Т.Пластун (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 809132, кл. G 06 У 1/04, 1981.

Авторское свидетельство СССР

1» 1291953, кл. G 06 F 1/04, 1985. пользовано при построении вычислитель. ных систем на базе нескольких однотипных цифровых вычислительных манин.

Целью изобретения является сокращение времени подсннхронизации. Отличительной особенностью устройства является то, что оно позволяет сократить время подсинхронизации вычислительной системы путем проведения режима тарировки с измерением периода выработки управляющих сигналов с учетом величины несинхронности, вызванной нестабильностью задающего генератора. Поставленная цель достигается за счет введения блока 5 сравнения. 3 ил.

13631

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем на базе нескольких однотип5 ных цифровых вычислительных машин.

Цель изобретения — сокращение времени подсинхронизации. На фиг. 1 приведена схема устройства для синхронизации вычислительной lp системы; на фиг. 2 - временная диаграмма работы устройства в режиме тарировки; на фиг. 3 — то же, в .рабочем режиме.

Устройство содержит задающий гене- lr ратор .1, счетчик 2, регистр 3, дешифратор 4, блок 5 сравнения, элементы

И 6 первой группы 7, элементы И 8 второй группы 9, триггеры 10 и ll элементы И 12-14, элемент ИЛИ 15 вход 16 сигнала несинхронности, вход

17 сигнала точного времени общей системы отсчета и выходы 18 устройства.

Устройство работает следующим образом. 25

Задающим генератором 1 формируется серия тактовых импульсов, которая поступает. на счетный вход счетчика

2. По состояниям последнего на выходах дешифратора 4 при работе устройства формируется (n-1) выходных сигналов. В рабочем режиме вычислительной системы последний (n-й) сигнал цикла выработки управляющих сигналов формируется в момент сравнения значе-, ний счетчика 2 и регистра 3, т.е. при появлении сигнала на выходе блока

5 сравнения.

Выходные сигналы 1,2...n-l,п через выходы 18 устройства поступают на 40 управляющие входы ЦВМ вычислительной системы. По появлении последнего (n-го) сигнала на выходе элемента ИЛИ

15 производится сброс счетчика 2 в

»л»

0, т.е. переход на следующий цикл выработки управляющих сигналов. При этом количество .управляющих сигналов в цикле является постоянным, т.е. равно и.

Элементы И 6 группы 7, триггеры

10 и 11, элементы И 12-14 осущест50 вляют управление режимом тарировки.

В исходном состоянии триггеры 10 и 11 обнулены.

Рассмотрим работу устройства при выполнении режима тирировки на временной диаграмме (фиг. 2).

В момент времени t, (во время появления сигнала несинхронности по

72 2 входу 16) сигнал поступает на единич" ный вход триггера 11. При этом триггер ll устанавливается в единичное состояние, инверсный выход которого запрещает выработку управляющих сигналов на выходах элементов И 8 группы 9.

В момент времени t (во время noz явления первого сигнала точного времени общей системы отсчета по стробирующему входу 17) сигнал через элементы И 14 и 13 поступает на единичный вход триггера 10 и через элемент

ИЛИ !5 — на вход сброса в »О» счетчика 2, т.е. переход на следующий цикл. выработки управляющих сигналов.

В момент времени 1 (во время появления второго сигнала точного времени общей системы отсчета по входу

17) сигнал через элементы И 14 и 12 поступает на нулевые входы триггеров

10 и 11.

По данному сигналу измеренная величина периода между двумя сигналами точного времени общей системы отсчета в тактовых импульсах задающего генератора 1 из счетчика 2 через элементы И 6 группы 7 переписывается на регистр 3 и хранится там до следующего режима тарировки. Сигнал с выхода элемента И 14 поступает также через элемент ИЛИ 15 на вход сброса в »О» счетчика 2, т.е. переход на следующий цикл выработки управляющих сигналов. Снимается запрет на выработку управляющих сигналов на выходах элементов И 8 группы 9. На этом режим тарировки прекращается.

Во время режима тарировки устройство использует только два последовательно поступающих сигнала точного времени по входу 17, а в остальное время данные сигналы не используются.

Рассмотрим работу устройства в

I рабочем режиме (фиг. 3).

В данном режиме триггеры 10 и 11 обнулены. По состояниям счетчика 2 на выходах дешифратора 4 формируются (n-1) выходных сигналов.

В момент времени t<, t (момент сравнения текущего значения счетчика

2 и величины на регистре 3, полученной в режиме тарировки) на выходе блока 5 сравнения формируется и-й выходной сигнал, который через элемент

И 8 группы 9 и элемент ИЛИ 15 поступает на вход сброса в »О» счетчика

1363172

2, т.е. переход на следующий цикл выработки управляющих сигналов. При этом количество управляющих сигналов в цикле является постоянным, т.е. равно и. Выходные сигналы 1,2,...,n-1, п через элементы И 8 группы 9 и выходы 18 устройства поступают на управляющие входы IJBM вычислительной системы. 10

Рассогласование последнего (и-го) сигнала цикла выработки управляющих сигналов и сигнала точного времени общей системы отсчета, вызванное нестабильностью генераторов тактовых импульсов, устраняется автоматически без участия оператора.

Формула изобретения

Устройство для синхронизации вычислительной системы, содержащее задающий генератор, счетчик, регистр, дешифратор, две группы элементов И, два триггера, три элемента И, элемент 25

ИЛИ, причем выход задающего генератора соединен со счетным входом счетчика, разрядные выходы которого соединены с информационными входами дешифратора и с первыми входами элемен- З0 тов И первой группы соответственно, выходы дешифратора соединены с первыми входами соответствующих элементов И с первого по (n-1)-й (где n— число выходов устройства) второй группы, выходи элементов И с перво35 го по и-й второй группы являются выходами с первого по и-й устройства, выходы элементов И с первого по и-й первой группы соединены с входами установки в 1 разрядов регистра со- . и и

40 ответственно с первого по п-й, выход элемента ИЛИ соединен с входом сброса в "0" счетчика, прямой выход первого триггера соединен с первым входом первого элемента И, инверсный выход— с первым входом второго элемента И, вход синхронизации устройства соединен с первым входом третьего элемента И, выход которого соединен с вторы« ми входами первого и второго элементов И, прямой выход второго триггера соединен с третьим входом второго элемента И и вторым входом третьего элемента И, инверсный выход второго триггера соединен с вторыми входами с первого по (и-1)-й элементов И второй группы и с первым входом и-ro элемента И второй группы, выход первого элемента И соединен с нулевыми входами первого и второго триггеров и с вторыми входами элементов И первой группы, выход второго элемента И соединен с единичйым входом первого триггера, вход сигнала несинхронности устройства соединен с единичным входом второго триггера, о т л и ч а ю щ е— е с я тем, что, с целью сокращения времени подсинхронизации, в устройство введен блок сравнения, причем разрядные выходы счетчика соединены соответственно с первой группой входов блока сравнения, вторая группа входов которого соединена с выходами регистра, выход "Равно" блока сравнения соединен с вторым входом и-ro элемента И второй группы, выход которого соединен с первым входом элемента ИЛИ, второй вход которого

|соединен с выходом третьего элемента И.

1363172

Составитель И.Сафронова

Редактор М.Петрова Техред Л.Олийнык Корректор В.Бутяга

Заказ 6362/39

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектнаян, 4