Устройство для сопряжения процессора с абонентами

 

Изобретение относится к области вычислительной техники, может быть ние надежности устройства за счет организации программного контроля адресации абонентов. Устройство содержит логический блок 1, буферный регистр 2, дешифратор 3, блок управления 4 и шифратор 5. Логический блок 1 передает информацию от процессора к абонентам и, наоборот, выделяет из информации процессора адрес абонента, выбранного для обмена, передает в процессор контрольньш адрес . Адрес абонента, выделенньш блоком 1, заносится в буферный регистр 2, который управляет дешифратором 3. Выходы дешифратора 3 адресуют абоненты . Шифратор 5 формирует контрольный

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1

„„SU„„1361529 (51)4 С 06 F 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4046207/24-24 (22) 31.03.86 (46) 23.12.87. Бюл. № 47 (71) Научно-производственное объединение Импульс" им. XXV съезда КПСС (72) Н.И,Гайдашенко (53) 681.327.2 (088.8) (56) Система КАМАК. Крейт и сменные блоки. Требования к конструкции и интерфейсу. ГОСТ 26.201,80.

Заявка Японии ¹ 57-19456, кл. G 06 F 3/00, 1982. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРА С АБОНЕНТА Я (57) Изобретение относится к области вычислительной техники, может быть использовано для организации вводавывода информации в вычислительных системах, Цель изобретения — повьппение надежности устройства за счет организации программного контроля адресации абонентов. Устройство содержит логический блок 1, буферный регистр 2, дешифратор 3, блок управления 4 и шифратор 5. Логический блок 1 передает информацию от проо цессора к абонентам и, наоборот, выделяет из информации процессора адрес абонента, выбранного для обмена, передает в процессор контрольньп адрес. Адрес абонента, выделенньп блоком 1, заносится в буферный регистр

2, который управляет дешифратором 3.

Выходы дешифратора 3 адресуют абоненты. Шифратор 5 формирует контрольный адрес, поступающий в логический блок

1 и далее в процессор для программного контроля. 3 ил.

Изобретение относится к вычислительной технике и может быть исполь,зовано для организации ввода-вывода информации в вычислительных системах.

Целью изобретения является повы.5 шение надежности устройства за счет организации программного контроля адресации абонентов.

На фиг. 1 показана блок-схема уст- 10 ройства, на фиг. 2 — конструкция блока управления; на фиг. 3 — то же, логического блока.

Устройство содержит логический блок 1, буферный регистр 2, дешифратор 3, блок 4 управления, шифратор

5, шины 6-15 межсоединений, усилитель

16, дешифратор 17, усилители 18 и 19, триггер Шмидта 20, элемент И 21, усилитель 22, шинные формирователи 23, 20 .24, мультиплексор 25, элемент И 26, элемент ИЛИ-НЕ 27, элемент И 28.

Устройство работает следующим образом.

Информация о номере выбираемого устройства ввода-вывода от процессора по шинам 6 через логический блок

1, шины 8, регистр 2, шины 10 поступает на входы дешифратора 3. В соот- 30 ветствии с поступившим на его входы номером дешифратор 3 на своих выходах осуществляет выбор одного из устройств ввода-вывода на шинах 1 5 межсоединений, которые .также являются входами шифратора 5. На выходах шифратора 5, формируется код номера действительно выбранного устройства ввода-вывода, который по шинам 12 через логический блок 1 поступает в процессор по шинам 6 для сравнительного контроля, Ошибка в выборе устройства ввода-вывода немедленно обнаруживается процессором при срав° ненни выданного номера устройства ввода-вывода с номером действительно выбранного устройства ввода-вывода, поступившего с выходов шифратора 5.

Логический блок 1 связан с процессором двунаправленными информационными шинами б, по которым происходит обмен информации в следующих направлениях: передача от процессора: адрес, инфоРмация в устРойства ввода-вывода, передача в процессор: информация от устройств ввода-вывода, контрольная информация, контрольный адрес.

29

2 о

Ш пшый формирователь 23 служит для обмена информации с процессором по шинам 6 ° Он постоянно включен на передачу В-С и переключается на передачу А-В дизъюнкцией сигналов "Запрос данных" и Опрос контрольного адреса" при наличии готовности со ответствующего устройства ввода-вывода или блока 5. Информация с выходов шинного формирователя 23 поступает на устройства ввода-вывода по шинам 14 и в регистр 2 по шинам 8 °

Шинный формирователь 24 предназначен для приема информации от устройства ввода-вывода по шинам 14 межсоединений и организует передачу В-С, которая отключается в случае Приема информации от процессора управляющим сигналом по входу УВ.

Мультиплексор 25 постоянно включен на передачу информации на выход от входов D1, т.е. данных и контролвной информации от устройств вводавывода по шинам 14 и, только при наличии сигнала опроса контрольного адреса, переключает на выход группу входов D2, т.е. контрольного адреса от шифратора 5 по шинам 12.

По шинам 11 от блока 4 управления поступают следующие управляющие и стробирующие сигналы: признак адреса (информации), запрос данных, опрос контрольного адреса, наличие данных.

Сигналы второй и третий поступают в инверсном виде и их конъюнкция (дизъюнкция прямых сигналов) при отсутствии первого сигнала управляет переключением шинного формирователя

23 на передачу информации в процессор.

Стробом записи в регистр 2 (сигнал 9) является конъюнкция сигналов

"Признак адреса" и "Наличие данных", Блок 4 управления связан с процессором управляющими шинами 7. По этим Шинам управляющие сигналы принимаются усилителями 18 и 19 и затем управляют работой дешифратора 17., который формирует управляющие сигналы для логического блока 1 по шинам 11 и устройств ввода-вывода по шинам 13. Сигнал наличия информации, принимаемый на усилитель 19, формируется затем триггером Шмидта 20 и умощняется элементом И 21 и усилителем 22 для выдачи в устройства ввода-вывода как строб наличия данных от процессора для устройств ввоз

13 да-вывода по шинам 14, Магистральный усилитель 18 готовит команду для буферных выходных схем устройств ввода-вывода к вьдаче информации на шины 14. Эта информация затем выдается процессору по шинам 6 по стробу управляющего сигнала Запрос данных".

Для систем с распределенной конфигурацией управления, когда устройства ввода-вывода размещаются в удаленных от центра терминалах, процессор имеет в своем составе обратную связь для конкроля как вьдаваемой информации, так и выдаваемого адреса устройства ввода-вывода.

Работа процессора с устройствами ввода-вывода имеет две фазы: адресация и обмен информацией. После вьдачи вниз адресной команды процессор по истечении определенного времени запрашивает контрольную информацию об адресе и сравнивает ее с ранее вьданной. В случае несравнения программа выходит на ошибку, в случае сравнения переходит к второй фазе.

Если процессор работает с приемником, то происходят настройка системы на выдачу информации и по истечении определенного времени, запрос на контрольный прием информации. В случае сравнения выданной информации и контрольной алгоритм работы процессора с приемником нормально завершается, в случае несравнения — выход на ошибку. Если система работает с источником, то во второй фазе алгоритма процессор производит настройку на прием информации с контролем по паритету и затем в случае сравнения — выход на нормальное завершение, операции обмена. с устройством ввода-вывода. Интерфейсная схема подключения устройств

Устройство для сопряжения процессора с абонентами, содержащее блок управления, логический блок, буферный регистр и дешифратор, выходы которого являются адресными выходами устройства, входы блока управления являются управляющими входами устройства, выходы группы блока управления соединены с управляющими входами логического блока, адресные выходы и стробирующий выход которого соединены соответственно с информационными р5 входами и стробирующим входом буферного регистра, выходы которого сое— динены с входами дешифратора, информационные входы-выходы первой группы логического блока являются информационными входами-выходами первой группы устройства, о т л и ч а ю— щ е е.с я тем, что, с целью повышения надежности устройства за счет организации программного контроля адресации абонентов, устройство со35 держит шифратор, выходы которого соединены с информационными входами ло— гического блока, информационные. входы-выходы второй группы которого яв40 ляются информационными входами-выходами второй группы устройства, выходы дешифратора соединены с входами шиф— ратора, выход блока управления является управляющим выходом устройства, ввода-вывода производит контроль по

61529

4 паритету для всей принимаемой информации.

Таким образом, предложенное устройство позволяет при организации

5 связи с абонентами передавать в процессор для контроля адрес действительно выбранного абонента, что повышает надежность связи.

Формула изобретения

1361529

Составитель В. Файзрахманов

РедактоР Н,ГУнько ТехРед М.Дидык Корректор А.Тяско

Заказ 6283/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4