Дифференциальный дискриминатор
Изобретение относится к импульсной технике и может быть использовано для селекции импульсных сигналов по амплитуде, величина которой находится в заданных пределах. Цель изобретения - повышение точности набора импульсов в каиал - достигается за счет исключения ошибок, возникающих в момент прихода сигнала переключения каналов. Для этого в дифференциальный дискриминатор дополнительно введены блок 12 исключения наложений , блок 11 добавления единицы и два логических элемента 10 и 13. Устройство также содержит компараторы 1 и 2 верхнего и нижнего уровней соответственно , D-триггеры, 3 и 4, логические элементы 5, 6 и 7, два ин-° вертора 8 и 9. Время набора в каиал количества, импульсов, попавших в окно дискриминации и прошедших на выход дискриминатора, одинаково при любых комбинациях импульсов в момент прихода сигнала. При подключении дискриминатора к анализатору сигнал переключения каналов, вырабатываемый анализатором, предварительно пропускается через блоки 12 и 11. 2 ил. сл со ел 00 о 00
СО!ОЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
„„SU„„1358084 дц4 Н 03 К 5/19
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4076887/24-21 (22) 18.06.86 (46) 07.12.87. Бюл. Ф 45 (71.) Научно-исследовательский институт ядерной физики при Томском политехническом институте им.С.М.Кирова (72) И.В.Целиков (53) 621.318(088.8) (56) Журнал ПТЭ, 1984, !! 5, с.87.
Авторское свидетельство СССР
Ф 1264323, кл. Н 03 К 5/19, 1986. (54) ДИФФЕРЕНЦИАЛЬНЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к импульсной технике и может быть использовано для селекции импульсных сигналов по амплитуде, величина которой находится в эаданнык пределах. Цель изобретения — повышение точности набора импульсов в канал — достигается эа счет исключения ошибок, возникающих в момент прихода сигнала переключения каналов. Для этого в дифференциальныи дискриминатор дополнительно введены блок 12 исключения наложений, блок 11 добавления единицы и два логических элемента 10 и 13. Устройство также содержит компараторы
1 и 2 верхнего и нижнего уровней соответственно, D-триггеры, 3 и 4, логические элементы 5, 6 и 7, два инвертора 8 и 9. Время набора в канал количества импульсов, попавших в "окно" дискриминации и прошедших на выход дискриминатора, одинаково при любых комбинациях импульсов в момент прихода сигнала. При подключении дискриминатора к анализатору сигнал переключения каналов, вырабатываемый анализатором, предварительно пропускается через блоки 12 и !1, 2 ил.
58084 2 единицы соединен с вторыми входами перв о го и в то ро го лог ич е ск их элементов 10 и 13.
Дифференциальный дискриминатор работает следующим образом.
В исходном состоянии логический элемент 6 открыт единичным уровнем с выхода Q D-триггера 3, а логический элемент 7 закрыт нулевым уровнем с выхода Q D-триггера 4.
С приходом входного импульса, амплитуда которого попадает в "окно" дискриминации (U I - " вх (Пв ) (фиг . 2, U,,t „), срабатывает компаратор 2 нижнего уровня и сигнал с его выхода переключает D-триггер 4 по входу С в единичное состояние на выходе Q.
При этом открывается логический элемент 7 и импульс с выхода компаратора нижнего уровня, пройдя инверторы
8 и 9, поступает на выходы логических элементов б и 7, но для селекции импульсных сигналов по амплитуде, величина которой находится в заданных пределах.
Целью изобретения является повышение точности набора импульсов в канал за счет исключения ошибок, возникающих в момент прихода сигнала переключения каналов.
На фиг.1 приведена функциональная схема дискриминатора; на фиг.2— временные диаграммы, поясняющие работу устройства.
Дифференциальный дискриминатор содержит компараторы 1 и 2 верхнего и нижнего уровней соответственно, Dтриггеры 3 и 4, логические элементы
5 — 7, инверторы 8 и 9, логический элемент 10, блок 11 добавления единицы, блок 12 исключения наложений, логический элемент 13.
При этом первые входы компараторов
1 и 2 соединены с шиной входного сигнала U „, вторые — с шинами верхнего и нижнего уровней дискриминации соответственно, выход 2 компаратора нижнего уровня подключен к С-входу второго D-триггера 3, первым входам первого 5 и второго 6 логических элементов и входу первого инвертора 8, соединенного с вторым инвертором 9 последовательно, выход компаратора верхнего уровня 1 соединен через первый дополнительно введенный логический элемент 10 с S-входом первого
D-триггера 3, С-вход которого подключен к выходу первого логического элемента 5, а D-вход к общей шине °
Выход первого D-триггера 3 подключен к первым входам второго логического элемента 6, блока 11 добавления единицы и D-входу второго D-триггера 4, выход 1 которого соединен с вторым входом первого логического элемента 5, а выход Q — с первым входом третьего логического элемента 7. К второму входу третьего логического элемента 7 подключен выход второго инвертора 9 ° Выход третьего логического элемента 7 соединен с первыми входами второго дополнительного логического элемента 13 и блока 12 исключения наложений, второй вход которого соединен с шиной сигнала переключения каналов F, а выход — с вторым входом блока 11 добавления единицы. Выход блока 11 добавления
1 13
Изобретение относится к импульсной технике и может быть использоваПри поступлении входного импульса с амплитудой, превышающей порог срабатьвания компаратора верхнего уровня 1 (фиг.2, U „, t<) он Формирует на своем выходе импульс, который, 3р пройдя логический элемент 10, переключает по входу S D-триггер 3 в единичное состояние на выходе Q. В ре-. зультате этого логический элемент 6 закрывается и на его выходе формиру- ется импульс, длительность которого равна времени нарастания входного сигнала от нижнего до верхнего порогов дискриминации (фиг.2, U )> íà Dвходе D-триггера 4 устанавливается
4р уровень логического "0". Если следующим на вход дискриминатора приходит импульс, амплитуда которого попадает в "окно" дискриминации (фиг.1,U>„q t ) то сигнал с выхода компаратора нижне4б го уровня по С-входу устанавливает
D-триггер 4 в состояние логического
"0" на выходе С1, при этом закрьвается логический элемент 7 и в соответствии с алгоритмом работы входной
50 импульс не проходит на выход дискриминатора. После задержки, равной времени переключения D-триггера 4, открьвается логический элемент 5 и сигнал с его выхода устанавливает D55 триггер 3 по С-входу в исходное состояние ("1" — на выходе Q) логический элемент 6 открывается, пропуская на свой выход импульс с выхода компаратора нижнего уровня °
3 13580
Если на вход дискриминатора приходит подряд несколько импульсов с амплитудой, превышающей верхний порог дискриминации (фиг.2,U Ä,t ),то
D-триггер 3 по входам S и С переклю5 чается из нулевого состояния на выходе Я в единичное и обратно, Таким образом, в результате работы устройства количество импульсов, прошедших на выход логического эле- 10 мента 7, равно количеству входных импульсов, попавших в "окно" дискриминации.
Разделение импульсов по каналам осуществляется сигналом переключения 15 каналов F (фиг.2,F ). Если в момент прихода сигнала Р на вход блока 12 исключения наложений на выходе логического элемента 7 присутствует выходной импульс (фиг.2, F t ), то 20 прохождение сигнала Г блокйруется.
По срезу выходного импульса логического элемента 7 происходит разблокировка и сигнал FT проходит на выход блока 12 исключения наложений в виде 25 сигнала Р (фиг.2, F,,,t,). Сигнал поступает на первык вход блока 12 добавления единицы, который при наличии на его втором входе единичного уровня с выхода Q D-триггера 4, фор- 30 мирует импульс по фронту или срезу сигнала Т (фиг.2, U,). .Сформированный импульс складывается с содержимым предыдущего канала через логический, элемент 13 (фиг.2, 06,t,). .Одно- 35 временно из i-ro канала вычитается единица путем установления D-триггера 3 через логический элемент 10 по
S-входу в нулевое состояние на выходе Я (фиг.2, U>, t, ). Благодаря это- 40 му первый импульс, пришедший в (i+1)-й канал, независимо от амплитуды предыдущего импульса не пропускается на выход логического элемента
7 (фиг, 2, U <, t „) . Сигнал F преобразуется блоком добавления единицы в соответствии с алгоритмом работы усти ройства в сигнал F (фиг,2, F ).
Таким- образом, эа время набора в канал количество импульсов, попавших 50 в "окно" дискриминации и прошедших на выход дискриминатора, одинаково при любых комбинациях импульсов в момент прихода сигнала переключения каналов.
84 4
При подключении дискриминатора к анализатору сигнал переключения каналов, вырабатываемый анализ ато ром, предварительно пропускается через блоки исключения наложений и добавления единицы.
Формула изобретения
Дифференциальный дискриминатор, содержащий компараторы верхнего и нижнего уровней дискриминации, первые входы которых соединены с шиной входного сигнала, в-орые — с шинами верхнего и нижнего уровней дискриминации соответственно, выход первого элемента соединен с С-входом первого
D-триггера, выход Q которого подключен к второму входу второго логического элемента и D-входу второго Dтриггера, выход компаратора нижнего уровня соединен с первыми входами первого и второго логических элементов, через два последовательно соединенных инвертора — с вторым входом третьего логического элемента и Dвходом второго D-триггера, выходы Q и которого подключены к вторым входам первого и третьего логических элементов соответственно, о т л и— ч а ю шийся тем, что, с целью повьппения точности набора импульсов в канал, в него дополнительно введены блок исключения наложений, блок добавления единицы и два дополнительных логических элемента, причем выход компаратора верхнего уровня соединен с первым входом первого дополнительного логического элемента, выход которого подключен к S-входу первого D-триггера, выход Q первого
D-триггера соединен с первым входом блока добавления единицы, к второму входу которого подключен выход блока исключения наложений, выход блока добавления единицы соединен с вторыми входами первого и второго дополнительных логических элементов, выход третьего логического элемента подключен к первым входам второго дополнительного логического элемента и блока исключения наложений, второй вход блока исключения наложения соединен с шиной сигнала переключения каналов.
1358084
ЩР.2
Редактор Л.Гратилло
Заказ 6008/56 Тираж 900 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, -35, Раушская наб., д.4/5
Производственно-полиграфическое предприятие,r.Ужгород,ул.Проектная,4
<а /в и
И1
Составитель И. Поставнина
Техред М,Дидык Корректор, Г.Решетник