Квадратор

 

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислителях и различных цифровых функциональных устройствах, например умножителях. Цель изобретения - сокращение оборудования - достигается за счет разбиения входного числа на группы с последующей раздельной их обработкой. Квадратор содержит блоки 1, 2, 3 памяти, сумматоры 4 и 5. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) Ш) (gg 4 G 06 F 7/552

j ll) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ.(21) 4019276/24-24 (22) 10.02.86 (46) 07.12.87. Бюл. № 45 (72) С.И.Фролов (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1094031, кл. G 06 Р 7/552, 1983.

Авторское свидетельство СССР

¹ 1024893, кл. С 06 F 7/552. 1982. (54) КВАДРАТОР (57) Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислителях и различных цифровых функциональных устройствах, например умножителях. Цель изобретения — сокращение оборудования — достигается за счет разбиения входного числа на группы с последующей раздельной их обработкой. Квадратор содержит блоки 1, 2, 3 памяти, сумматоры 4 и

5. 1 ил, 52

Формула и з обре т ения

Составитель С.Фролов

Техред А.Кравчук

Редактор Л.Лангазо

Корректор М.Максимишинец

Заказ 5999/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, .Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

13579

Изобретение относится к вычислительной технике и может быть использовано в специализИрованных вычислительных машинах и в различных цифро-.

5 вых функциональных устройствах, например в умножителях.

Цель изобретения — сокращение обор удования.

На чертеже представлена схема 10 квадратора.

Квадратор содержит первый 1, второй 2 и третий 3 блоки памяти, первый 4 и второй 5 сумматоры, старшие

6, средний 7 и младшие 8 разряды информационного входа квадратора, старшие 9, средние 10 и младшие 11 разряды выхода квадратора, сумматоры 4 и 5 объединены в суммирующий блок 12, 20

Квадратор работает следующим образом.

Входная информация с разрядностью

M=3N представляется как сумма старших 6, средних 7 и младших 8 разря- 25 дов с разрядностью И: Х = а 2 + 1N

+ Ъ 2 + с, где а, Ь, с — значения

К старших, средних и младших разрядов входного числа соответственно. Получают квадрат числа Х = (а 2 +

4К

+ 2аЪ 2 ) + (Ь "2 + с + 2Ьс 2 ) +

+. (2ас 2 ), Выражения в первых, вто К рых и третьих скобках программируются в первом, втором и третьем блоках памяти соответственно. В первом сумматоре 4 суммируются с разрядностью

2N выход третьего блока 3 памяти и старшие разряды с выхода второго блока 2 памяти. Младшие разряды выхода второго блока 2 памяти с разрядностью 40

2N поступают на младшие разряды 11 выхода квадратора. Во втором сумматоре 5 суммируются выход первого блока 1 памяти с разрядностью ÇN и старшие разряды выхода первого сумматора 4 с разрядностью N. Младшие разряды первого сумматора 4 с разрядностью N поступают на средние разряды 10 выхода квадратора. Разряды выхода второго сумматора 5 с разрядностью ÇN поступают на старшие разряды 9 выхода квадратора.

Квадратор, содержащий три блока памяти и суммирующий блок, причем первые входы адреса. первого, второго и третьего блоков памяти соединены со старшими, средними и младшими разрядами информационного входа квадратора соответственно, вторые входы адреса, первого, второго и третьего блоков памяти подключены соответственно к средним, младшим и старшим разрядам информационного входа квадратора, выход первого, первый выход второго и выход третьего блоков памяти соединены с одноименными входами суммирующего блока, выход которого соединен со старшими и средними разрядами выхода квадратора, о т л ич а ю шийся тем, что, с целью сокращения оборудования, второй выход второго блока памяти соединен с младшими разрядами выхода квадратора, а суммирующий блок содержит два сумматора, первый и второй входы первого иэ которых и первый вход второго сумматора соединены соответственно с вторым, третьим и первым входами блока, второй вход второго сумматора подключен к первому выходу первого сумматора, второй выход которого и выход второго сумматора являются соответственно выходами средних и старших разрядов блока.