Арифметическое устройство в остаточной системе счисления

 

Изобретение относится к вычислительной технике и может быть использовано для построени я быстродействующих специализированных систем различ- .ного назначения, работающих на базе модулярной арифметики. Целью изо.бретення является расширение области применения за счет формирования знака числа. Устройство содержит сдвиговые регистры 12, 13, входной регистр 15, счетчик 16, блок 20 масштабирования, блок 25 мультиплексоров, элементы ИЛИ 1 - 3, 11, 17, 19, 28, элементы И 22, 24, элемент 23 запрета, элемент ИЛИ-НЕ 18, дешифратор. 26 с соответствующими связями. 1 ил. да i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (!1) А1 (51) 4

ОПИСАНИЕ ИЗОБРЕТ а

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3989479/24-24 (22) 12. 12. 85 (46) 23.11.87. Бюл. !(- 43 (71) Научно-исследовательский институт прикладных физических проблем им. А.Н.Севченко (72) А.А.Коляда (53) 681.3(088.8) (56) Авторское свидетельство СССР (601689, кл. G 06 F 7/38, 1975.

Авторское свидетельство СССР

Р 1140114, кл. G 06 F 7/49, 1983.

Авторское .свидетельство СССР

Ф 3995603/24, кл. G 06 F 7/72, 1985. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО В ОСТАТОЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих специализированных систем различ.ного назначения, работающих на базе модулярной арифметики. Целью изобретения является расширение области применения за счет формирования знака числа. Устройство содержит сдвиговые регистры 12, 13, входной регистр 15, счетчик 16, блок 20 масштабирования, блок 25 мультиплексоров, элементы

ИЛИ 1 — 3, 11, 17, 19, 28, элементы

И 22, 24, элемент 23 запрета, элемент

ИЛИ-FIE 18, дешифратор. 26 с соответствующими связями. 1 ил, 1 13541

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих специализированных систем различс, ного назначения, работающих на базе модулярной арифметики.

Цель изобретения — расширение области применения за счет формирования знака числа. 10

На чертеже представлена схема арифметического устройства в остаточной системе счисления.

Арифметическое устройство содержит элементы ИЛИ 1 — 3, вход 4 операнда устройства, вход 5 номера масштаба устройства, вход 6 операции формирования знака устройства, вход 7 операции масштабирования устройства, тактовый вход 8 устройства, установочный 20 вход 9 устройства, выход 10 результата устройства, элемент ИЛИ 11, сдвиговые регистры 12 и 13, выход 14 знака устройства, входной регистр 15, счетчик 16, элемент ИЛИ 17, элемент 25

ИЛИ-HF, 28, элемент ИЛИ 19, блок 20 масштабирования, выход 21 окончания формирования знака устройства, элемент И 22, элемент 23 запрета, элемент И 24, блок 25 мультиплексоров, Э0 дешифратор 26, выход 27 начала формирования знака устройства, элемент

ИЛИ 28, Элементы ИЛИ 17, ИЛИ-HE 18 и ИЛИ 19 имеют соответственно (Т+2), (Ь+1) и Ь входов.

Разрядности сдвиговых регистров

12 и 13, осуществляющих сдвиг своих содержимых на один бит влево, составляют (Т+2) и (Ь+1) двоичных разрядов соответственно. 40 . Блок 20 масштабирования представляет собой известное устройство, осуществляющее деление входного числа Х из диапазона D= -PM „ -РМ„,+1,..., РМ„, -1) системы счисления на некото- 15 рый положительный масштаб 5, число которых ограничено, но не меньше, чем L. Результатом операции масштабирования является оценка Х (ближайшее

Х цело число) дроби --. В предлагаемом

S( арифметическом устройстве используется блок масштабирования конвейерного типа, быстродействие которого составляет Т+3 тактов при пропускной спо55 собности одна операция масштабирования в один такт.

Элемент задержки, входящий в состав блока 20 масштабирования, пред90 2 станляет собой цепочку из Т последовательно соединенных регистров.. Масштабы имеют следующий вид:

S =ò÷,", Г=0,1,...,Ь+1, (1) ш и L связаны соотношением

L= j log m,ÐM„, (-1 к- где M,=,Ï ш,;

К-1

Р— натуральное число, удовлетворяющее условию m > 2р -k-2; ш,m ...,m — модули остаточной системы счисления .

Дешифратор 26 предназначен для выделения подмножества значений j-m+1

-m+2 m-1) входной переменной

7. E D, заданной своим остаточным кодом (Е,,7 . . . Z„), где m — фиксированное натуральное число такое, что

m 2ш, Z; =tZ/ . (1=1,...,1с); через

)Х обозначае.ся наименьший неотрицательный вычет; сравнимый с величиной Х по модулю d. Ha первом и втором выходах формируются соответственно сигналы

1, если ZE(-m+1,-m+2,...,-1J

S= (2)

О, в остальных случаях и

1, если ZE -m+1,-m+2,...,m-1

А = (3)

О,в остальных случаях.

Из (2) и (3) следует, что дешифратор 26 является дешифратором второго рода.

Арифметическое устройство в остаточной системе счисления работает следующим образом.

Для приведения в исходное состояние на установочный вход 9 устройства подается сигнал, в результате чего на выходах элементов ИЛИ 2, 3 и 28 формируются следующие выражения:

= QV ч1"; (4)

,= Щ,v,vt; (5)

33 "бь -zz (гз (6) где Ъ вЂ” сигнал, подаваемый с второго выхода дешифратора 26 на первые входы элементов 22 — 24, получающих соответственно величины 1,1,, й(1 и Ь(1

Ж 4 г

< — выходные переменные соответственно элементов ИЛИ 17, ИЛИ-НЕ 18 и ИЛИ 19, определяемые по формулам

Т

g,=,U Г;,; (7) ° 13541 (8) (9) I

Операция масштабирования занимает (Т+3) такта, по истечении которых результат снимается с выхода 10 устройства. Уже на первом такте выполняемой операции масштабирования в регистр 15 и счетчик 16 могут быть за- гружены новые данные. ь

Ч2 VOrjдЛ i

L-т-3 где Б;, и 6 — содержимые i-ro u

j-ro разрядов сдвиговых регистров 12 и 13 соответственно (i=031i ° ° °, т+13 формируются сигналы,, и, принимающие единичное значение ° Сигналы

g =1. и $ =1 с выходов элементов ИЛИ

2 и 3 подаются соответственно на входы сброса регистров 12 и 13, вследствие чего они обнуляются, а-сигнал

It>--1 с выхода элемента ИЛИ 28 указывает на то, что во входной регистр 15 и счетчик 16 можно загружать исходные данные для очередной операции масш- 20 табирования или определения знака числа.

Для выполнения операции масштаби-. рования числа Х Е D на некоторый масштаб S необходимо через входы 4 и 5 устройства на информационные входы регистра 15 и счетчика 16 подать соответственно остаточный код числа Х и номер f масштаба, а на вход 7 устройства — единичный сигнал, который через второй вход элемента ИЛИ 11 поступает на входы приема кода регистра !

5 и счетчика 16, что приводит к записи в них поданной на входы информации. На следующем такте код числа

Х с выхода регистра 15 поступает на информационный вход блока 20 масштабирования, а номер 1 масштаба с выхода счетчика 16 подается на вход номе-, ра масштаба блока 20, который в тече- 40 ние очередных Т+3 тактов, считая текущий, определяет искомую оценку Х.

На каждом такте работы устройства по сигналу, подаваемому с тактового входа 8 устройства на входы управле- 45 ния сдвигом сдвиговых регистров 12 и 13, их содержимые сдвигаются на один разряд влево, Выдвинутое значение старшего разряда регистра 12 за писывается в младший разряд регист- 5п ра 13.

Рассмотрим как в арифметическом устройстве реализуется операция определения знака числа. На вход 6 устройства подается единичный сигнал, который поступает в младший разряд сдвигового регистра 12 и через первый вход элемента ИЛИ 11 на входы приема кода регистра 15 и счетчика 16 и в них через входы 4 и 5 устройства записываются соответственно остаточный код числа А, анализируемого на знак, и номер 1=0 масштаба S =m (формула (1)). На следующем такте блок 20 масштабирования начинает формирование оценки А дроби, Элементы ИЛИ 17, ИЛИНЕ 18 и ИЛИ 19,по текущим значениям разрядов сдвиговых регистров 12 и 13 получают соответственно величины<,, и 47, которые поступают на соответствующие.входы логических элементов 22 — 24. Величина подается также на управляющий вход блока 25 мультиплексоров, а так как на данном такте Qz =1, то на выход блока 25 мультиплексоров проходит код, подаваемый на второй информационный вход с выхода регистра 15 (остаточный код числа А). Анализируя выходной код дешифратор 26 вырабатывает сигналы

$ и д, второй из которых с второго выхода дешифратора 26 поступает на первые входы логических элементов

22 — 24, в результате .чего на их выходах формируются соответственно величины д,, д (p и Ь з, используемые для получения элементами ИЛИ 2 и 3 и элементом ИЛИ 28 сигналов, и, а также сигнала Я=ч, 4, вырабатываемого на выходе элемента

ИЛИ 1.

Если д =1, то знак числа получен на выходе 14 устройства уже на первом такте операции, на что указывает единичное значение сигнала Е на выходе

21 устройства. В этом случае по сигналам ), =1 и Ij > =1 сдвиговые регистры

12 и 13 обнуляются, а выход 27 устройства по сигналу (=1 устанавливается в единичное состояние, В случае, когда на первом такте А =0 операция определения знака числа А является многотактной, на каждом такте инверсное значение Од, младшего разряда

I регистра 12 подается на счетный вход. счетчика 16, и так как содержимые сдвиговых регистров ежетактно сдвигаются на один разряд влево, то на всех тактах операции определения знака ь 13541 числа A за исключением первого содержимого счетчика 16 увеличивается на. единицу. Благодаря этому на (1+2)-м такте операции блок 20 масштабировал ния начинает формирование оценки А . для 0=О, 1,...,L-i. После (Т+2)-го такте содержимое регистра 13 становится ненулевым, вследствие чего подаваемая с выхода элемента ИЛИ-НЕ

18, на управляющий вход блока 25 мультиплексоров принимает нулевое значение, поэтому на выход блока 25 мультиплексоров, а, следовательно, и на вход дешифратора 26 последовательно от такта к такту начинают поступать остаточные коды оценок А и Л

А, A, А,..., Описанные действия

° ° ° повторяются до тех пор, пока на втором выходе дешифратора 26 не сформирован единичный сигнал 6 =1, что приводит к появлению на выходе 21 устройства признака конца операции, а также к обнулению сдвиговых регистров

12 и 13 и появлению сигнала на выходе 27 устройства. Знак числа А снимается с выхода 14 знака устройства.

Если время выполнения операции формирования знака превышает L тактов, то на (L+1)-м такте (L-Т-2)-й разряд сдвигового регистра 13 содержит единицу, вследствие чего на выходе элемента ИЛИ 28, а следовательно, и на выходе 27 устройства появляется единичный сигнал, указывая на то, что начиная с данного момента времени в арифметическом устройстве может быть инициирована новая операция. формула изобретения

Арифметическое устройство в остаточной системе счисления, содержащее два сдвиговых регистра, счетчик, входной регистр, блок масштабирова45 ния и блок мультиплексоров, причем вход операнда устройства соединен с информационным входом входного регистра, тактовый вход устройства соединен с входами разрешения сдвига первого и второго сдвиговых регистров, выход блока масштабирования соединен с первым информационным входом блока мультиплексоров и является выходом результата устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет формирования знака числа, оно содержит дешифратор, элемент запрета, элемент ИЛИ-НЕ, два элемента И и семь элементов ИЛИ, причем выход первого элемента ИЛИ является выходом окончания формирования знака устройства, выходы второго и третьего элементов

ИЛИ соединены соответственно с входами обнуления второго и первого сдвигOBblx регистров, вход номера масштаба устройства соединен с информационным входом счетчика, выход которого соединен с входом номера масштаба блока масштабирования, информационный вход которого объединен с вторым информационным входом блока мультиплексоров и подключен к выходу входного регистра, вход разрешения приема ко-, торого объединен с входом разрешения приема счетчика и подключен к выходу четвертого элемента ИЛИ, первый и второй входы которого соединены соот.— ветственно с входами операции формирования знака и операции масштабирования устройства, первый вход четвертого элемента ИЛИ соединен с входом младшего разряда первого сдвигового регистра, инверсный выход младшего разряда которого соединен со счетным входом счетчика, прямые выходы разрядов первого сдвигового регистра соединены соответственно с входами пятого элемента ИЛИ, прямой выход старшего разряда первого сдвигового регистра соединен с входом младшего разряда вторОго сдвигового регистра, выходы разрядов которого соединены соответственно с входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом блока мультиплексоров, выход которого соединен с входом дешифратора, первый выход которого является выходом знака устройства, второй выход дешифратора соединен с первым входом первого элемента И, с информационным входом элемента запрета и с первым входом второго элемента И, второй вход которого соединен с выходом шестого элемента ИЛИ, входы которого соединены соответственно с прямыми выходами разрядов первого сдвигового регистра и с выходами разрядов с нулевого по (L-Т-3)-й второго сдвигового регистра (L — число масштабов, Т вЂ” наименьшее число, не меньше log K, К вЂ” число модулей системы счисления), выход (L-Т-2)-ro разряда которого соединен с первым входом седьмого элемента ИЛИ, выход которого является выходом начала формирования

Составитель A,Êëþåâ

Редактор Н.Бобкова Техред А.Кравчук Корректор А.Тяско

Заказ 5695/44 . Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

13541 знака устройства, выходы пятого элемента ИЛИ и элемента ИЛИ-НЕ соединены соответственно с вторым и третьим входами первого элемента И выход коУ

5 торого соединен с первыми входами первого и третьего элементов ИЛИ, выход элемента запрета соединен с вторым входом первого элемента ИЛИ и с

8 первым входом второго элемента ИЛИ, второй вход .которого соединен с вторым входом третьего элемента ИЛИ, с вторым входом седьмого элемента ИЛИ и соединен с установочным входом устройства, выход второго элемента И соединен с третьим входом седьмого элемента ИЛИ.