Запоминающее устройство с коррекцией программы

 

Изобретение относится к вычислительной технике и может быть использовано при создании постоянньрс запоминающих устройств с возможностью коррекции записанных данных. Целью изобретения является расширение области применения устройства за счет согласования времени выборки блоков постоянной и полупостоянной памяти. Устройство содержит блок управления, блоки постоянной и полупостоянной памяти, числовой регистр, коммутатор, первый и второй триггеры, генератор импульсов, счетчик, элемент И-НЕ. В устройстве обеспечивается согласование времени выборки блоков постоянной и полупостоянной памяти путем начальной установки счетчика, задающего время цикла устройства, соответствующее более медленному времени выборки блока полупостоянной памяти. 2 ил. (Л 00 4;: О со sj

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (дц 4 G 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4063065/24-24 (22) 29.04.86 (46) 23.10.87. Вюл. № 39 (72) Е.Я.Ваврук (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

¹- 809400, кл. С 11 С 29/00, 1981. Авторское свидетельство СССР № 1246140, кл. G 11 С 29/00, 1984. (54) ЗАП0 1ИНА ЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ПРОГРАММЫ (57) Изобретение относится к вычислительной технике и может быть использовано при создании постоянных запоминающих устройств с возможностью коррекции записанных данных. Целью

„„SU„„1347097 А 1 изобретения является расширение области применения устройства за счет согласования времени выборки блоков постоянной и полупостоянной памяти.

Устройство содержит блок управления, блоки постоянной и полупостоянной памяти, числовой регистр, коммутатор, первый и второй триггеры, генератор импульсов, счетчик, элемент И-НЕ. В устройстве обеспечивается согласование времени выборки блоков постоянной и полупостоянной памяти путем начальной установки счетчика, задающего время цикла устройства, соответствующее более медленному времени выборки блока полупостоянной памяти.

2 ил. Ж

1347097

Изобретение относится к вычислительной технике и может быть использовано дЛя создания постоянных запо« минающих устройств с возможностью коррекции записанных данных.

Целью изобретения является расширение области применения устройства за счет использования в устройстве блоков полупостоянной памяти с различным временем выборки.

На фиг. 1 приведена структурная схема запоминающего устройства с коррекцией программы на фиг, 2— структурная схема блока управления.

Устройство (фиг ° 1) содержит блок 1 управления, блок 2 постоянной памяти, регистр 3 кода исходного состояния, числовой регистр 4, блок 5 полупостоянной памяти, коммутатор 6, первый триггер 7, генератор 8 импульсов, счетчик 9, второй триггер 10, элемент И-НЕ 11, вход 12 синхронизации, входы 13 выбора режима, входы

14 кода адреса, установочные входы

15, выход 16 идентификации цикла считывания, выход 17 конца цикла и информационные выходы 18.

Блок 1 управления (фиг. 2) содержит первый 19 и второй 20 элементы И, адресный регистр 21, первый 22 и второй 23 формирователи, первую 24 и вторую 25 группы элементов И, коммутатор 26 и выходы 27 — 29„

Объемы блоков постоянной и полупостоянной памяти одинаковы. На счетчике 9 осуществляется подсчет тактовых импульсов с управляемого генератора импульсов и выработка сигнала (на выходе переноса счетчика), который служит сигналом, информирующим

ЦВМ или спецвычислитель о готовности данного устройства выдавать информацию.

Управляемый генератор 8 импульсов формирует на своем выходе импульсы только при единичном сигнале на его входе. Коммутатор 6 выдает на свой выход содержимое блока 2 при единичном состоянии на управляющем входе и содержимое блока 5 при нулевом состоянии на управляющем входе.

Устройство работает в двух режимах:. в рабочем режиме автоматической коррекции программы при первоначальной отладке системы или переналадке е системы на новые задачи и в режиме ручной коррекции записанных в блок 5 полупостоянной памяти чисел. Сюда от10

55 носится и режим первоначального ввода корректируемых чисел в блок 5.

По сигналу начального пуска (цепи не приведены) первый 22 и второй 23 формирователи сбрасываются в нулевое состояние, т.е. устройство готово к работе. е

Работа устройства в режиме автоматической коррекции программы задается сигналом "Считывание", поступающим по первой шине 13 управления, 1 который разрешает прохождение тактовых импульсов (вход 12) через первый элемент И 19 на вход первого формирователя 22. На выходе 22 формирователя формируется сигнал разрешения передачи адреса считывания, который разрешает прохождение кода адреса с шины 14 через первую группу 24 элементов И на первые входы коммутатора 26. Одновременно сигнал "Считываи ние открывает коммутатор 26 по первым входам, т,е, разрешает выдачу на адресные входы блоков 2 и 5 памяти кода адреса. На выходе 22, формируется сигнал "Считывание ЗУ", по которому происходит считывание информации с блоков 2 и 5 по ранее установленному адресу. Информация с блоков 2 и

5 поступает на входы блока 6 селекции числа, Одновременно сигнал Считывание ЗУ устанавливает в единичное состояние триггер 7 .(информационный вход триггера 7 подсоединен к уровню логической единицы), который запускает управляемый генератор 8 импульсов. На выходе последнего тактовые импульсы формируются только при наличии единичного уровня на его входе. Сигналы с выхода генератора 8 поступают на вход суммирования счетчика 9, который предварительно установлен согласно данным на входе 15 (вход предварительной установки счетчика 9 на фиг.1 не показан). Выход переполнения устанавливает в нулевое состояние триггер 7, запрещающий формирование импульсов генератора 8, и в единичное состояние триггер 10,Одновременно выход переполнения служит вторым управляющим выходом устройства.

В блоке 5 полупостоянной памяти имеется дополнительный информационный разряд (второй выход блока 5), указывающий на наличие коррекции по каждому адресу. Если информация откорректирована, единичный уровень на

М з

13470 втором выходе блока 5 вместе с единичным уровнем на выходе..триггера 10 формирует сигнал нулевого уровня на выходе элемента И-НЕ 11, разрешающий прохождение через коммутатор 6 с блока 5. Если информация в блоке 2 правильная, на втором выходе блока 5 уровень логического нуля, на выходе элемента И-НЕ .11 — уровень логической 0 единицы через коммутатор 6 проходит информация с блока 2. Сигналы с управляющих и информационных в ыхо— дов поступают в вычислительное устройство для дальнейшей обработки.

После выполнения программы вычислительное устройство снимает сигнал

"Считывание" и работа запоминающего

20 устройства с коррекцией программы в режиме автоматической коррек ции программы прек ращает— ся.

B режиме ручной коррекции записанных в блок 5 полупостоянной памяти чисел или первоначального ввода корректируемых чисел адрес записи устанавливается на адресном регистре

21, а информация — на регистре 3 ко— да исходного состояния. Сигнал Запись" приходящий по второй шине 13 управления разрешает прохождение тактовых импульсов через второй элемент

И 20 на вход второго 23 формирователя, на третьем выходе 23 которого формируется сигнал управления числовым регистром, по которому информация с регистра 3 кода исходного состояния записывается в числовой регистр 4.

После этого на выходе 232 второго формирователя 23 формируется сигнал разрешения передачи адреса записи, разрешающей прохождение кода адреса

45 с адресного регистра 21 через вторую группу 25 элементов И на вторые входы коммутатора 26, открытый по вторым входам, и далее на адресные входы блоков 2и 5. На выходе 24„ формирователя 23 формируется сигнал Запись

Il 50

ЗУ", по которому. происходит запись информации в блок 5 полупостоянной памяти. После окончания этого сигнала вычислительное устройство (выход сигнала на фиг. 1 не показан) может фор.—

55 мировать следующий сигнал Запись ЗУ", по которому происходит запись по дру- гому адресу.

97

4 формулаизобретения

Запоминающее устройство с коррекцией программы, содержащее блок постоянной памяти, адресные входы которого соединены с адресными входами блока полупостоянной памяти и с одноименными выходами блока управления, выход выборки кристалла которого подключен к одноименным входам блоков постоянной и полупостоянной памяти и является выходом идентификации цикла считывания устройства, входы блока управления являются соответственно входом синхронизации выбора режима и адресными входами устройства, выходы записи и стробирования блока управления соединены соответственно с входом записи блока полупостоянной памяти и с синхровходом числового регистра, информационные входы которого являются информационными входами устройства, а выходы подключены к информационным входам блока полупостоянной памяти, информационные выходы которого соединены с информационными входами второй группы коммутатора, информационные входы первой группы которого подключены к выходам блока постоянной памяти, а выходы являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет согласования времени выборки блоков постоянной и полупостоянной памяти, в устройство введены первый и второй триггеры, генератор импульсов, счетчик и элемент И-НЕ, причем синхровходы триггеров соединены с выходом выборки кристалла управления установочные входы счетчика являются одноименными входами устройства, а синхровход счетчика соединен с выходом генератора импульсов, вход которого подключен к выходу первого триггера, R-вход которого соединен с

S-входом второго триггера, выходом переполнения счетчика и является выходом конца цикла устройства, выход второго триггера подключен к первому входу элемента И-НЕ, второй вход которого соединен с выходом признака коррекции блока полупостоянной памяти, а выход подключен к управляющему входу коммутатора,информационные входы первого и второго триггеров соединены соответственно с входами логической единицы и логического нуля устройства.

1347097

Составитель О.Исаев

Редактор О.Головач Техред А.Кравчук, Корректор M.Ìàêñèìèøèíåö

Заказ 5121/47 Тираж 587 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4