Сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре дискретных объектов. Цель изобретения - увеличение быстродействия устройства. Сигнатурный анализатор содержит информационные входы 1, тактовый вход 2, триггер 3, элементы И 4, 5, первую группу регистров 6 сдвига, вторую группу регистров 7 сдвига, группу коммутаторов 8, группу сумматоров 9 по модулю два. Сигнатурный анализатор может использоваться для контроля двоичных последовательностей , у которых частота . сопровождающих импульсов в два раза больше предельной частоты переключений регистров сдвига. 1 ил. сл о гк S.K 1.К -8.1 1.1 о I a/f /V 5/ 9.К - / / .5/ со 4 О 00 N5

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

Л0„„134 О 2

А1 (gg 4 С 06 F 11/00 з

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К A8TOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3994357/24-24 (22) 20. 12. 85 (46) 23.10.87. Бюл. 11 39 (71) Московский инженерно-физический, институт (72) N.À.Èâàíoâ (53) 681.3(088.8) (56) Авторское свидетельство СССР Р 1 167609, кл. С 06 F 11/00, 1985. (54) СИГНАТУРНЫИ АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре дискретных объектов. Цель . изобретения — увеличение быстродействия устройства. Сигнатурный анализатор содержит информационные входы

1, тактовый вход 2, триггер 3, элементы И 4, 5, первую группу регистров 6 сдвига, вторую группу регистров

7 сдвига, группу коммутаторов 8, группу сумматоров 9 по модулю два.

Сигнатурный анализатор может использоваться для контроля двоичных последовательностей, у которых частота сопровождающих импульсов в два раза больше предельной частоты переключений регистров сдвига. 1 ил.

1347082

45 в

Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре дискретных объектов.

Цель изобретения — увеличение быстродействия устройства.

На чертеже представлена схема сигнатурного анализатора.

Сигнатурный анализатор содержит информационные входы t, тактовый вход 2, триггер 3, элементы И 4 и 5, регистры 6 и 7 сдвига соответственно первой и второй групп, группу коммутаторов 8 и группу сумматоров 9 по модулю два.

Устройство работает следующим образом.

В режиме генератора двоичных последовательностей перед началом работы регистры сдвига устанавливаются в одно из разрешенных состояний.

Вид формируемой последовательности определяется видом управляющих воздействий, поступающих на входы 1, которые подключаются либо к шинам лог. "1" и "0", либо к соответствующим выходам триггера 3. В этом режиме выходами устройства являются выходы сумматоров по модулю два, с которых снимаются сдвинутые копии двоичных последовательностей, причем их частота в два раза больше частоты переключений регистров сдвига. Суммарная разрядность регистров сдвига определяется степенью образующего многочлена,.

При работе в режиме сигнатурного анализа перед началом функционирования все регистры сдвига устанавливаются в нулевое состояние. Цепи установки в исходное состояние не показаны.

Последние разряды регистров первой и второй групп поочередно выполняют функции последних разрядов регистров сдвига известного устройства. В зависимости от номера такта каждый коммутатор подключает выходы соответствующих регистров сдвига либо ко входу i-го, либо к входу (i+1)-ro сумматороа по модулю два.

При использовании устройства в режиме генерации двоичных последовательностей на выходах сумматоров по модулю два формируются сдвинутые более чем на один такт копии двоичной последовательности, при этом входящий в состав устройства триггер 3 может использоваться для увеличения периода формируемой последовательности.

Формула из обре те ния

Сигнатурный анализатор, содержащий первую группу из k регистров сдвига (где k — число информационных входов анализатора) и группу из сумматоров по модулю два, выходы которых соединены с информационными входами соответствующих регистров сдвига первой группы, группы разрядных выходов которых являются первой группой выходов анализатора, информационные входы которого соединены с первыми входами сумматорон по модулю два группы, отличающийся тем, что, с целью увеличения быстродействия, анализатор дополнительно содержит вторую группу из k регистров сдвига, группы из k коммутаторов, два элемента И и триггер, счетный вход которого соединен с первыми входами элементов И и является тактовым входом анализатора, вторая группа выхо" дов которого образована группами разных выходов регистров сдвига второй группы, информационные входы которых соединены с выходами соответствующих сумматоров по модулю два группы, вторые и третьи входы х-х сумматоров по модулю два соединены соответственно с вторыми выходами (i-1) -х коммутаторов и первыми выходами i-х коммутаторов, где i = 2, k, второй и третий входы первого сумматора по модулю два соединены соответственно с вторым выходом k-ro коммутатора и первым выходом первого коммутатора, первые и вторые информационные входы j-х коммутаторов соединены соответственно с выходами последних разрядов j-х регистров сдвига первой и второй групп (где

j = 1, k), управляющие входы коммутаторов объединены и соединены с вторым входом первого элемента И и подключены к прямому выходу триггера, инверсный выход которого соединен с вторым входом второго элемента И, выходы первого и второго элементон И соединены соответственно с тактовыми входами регистров сдвига первой и нторой групп.