Цифровой преобразователь для фазометра

 

Цифровой преобразователь для фазометра содержит стробоскопический преобразователь (П) 1, аналого-цифровой П 2, блок (Б) 3 выявления максимального или минимального кода, синхрЪнизатор 4, делитель 5 частоты, запоминающий Б 6, мультиплексор 8, Б 7 деления, сумматор 9, буферный регистр Ю. Изобретение повышает точность измерения в случае наложения импульсной помехи на информационный сигнал. 1 ил. Вх.1 Вх.2 IjO :л со ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (50 4 G 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Вх.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4068554/24-21 (22) 04.04.86 (46) 15.10.87. Бюл. ¹ 38 (?1) Красноярский политехнический институт (72) С.П.Панько и !О.В.Колпаков (53) 621.3 17.77(088 ° 8) (56) Авторское свидетельство СССР № 423066, кл . G 01 R 25/08, 1972.

Авторское свидетельство СССР

¹ 1224738, кл. G 01 R 25/00, 1986. (54) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ДЛЯ

ФАЗОМЕТРА (57) Цифровой преобразователь для фазометра содержит стробоскопический преобразователь (П) 1, аналого-цифровой П 2, блок (Б) 3 выявления максимального или минимального кода, синхрЬнизатор 4, делитель 5 частоты, запоминающий Б 6, мультиплексор 8, Б 7 деления, сумматор 9, буферный регистр 10. Изобретение повышает точность измерения в случае наложения импульсной помехи на информационный сигнал . 1 ил.

1345135

Изобретение относится к электрорадиоизмерительной технике H может быть использовано при разработке фазометрических устройств повышенной

5 точности.

Цель изобретения — повышение точности измерения в случае наложения импульсной помехи на информационныйсигнал.

Входной информационный сигнал вместе с наложенной на него импульсной помехой поступает на стробоскопический преобразователь 1. Синхрони— затор 4 выполняет, в сущности, функцию умножителя частоты на р и формирователя из этого сигнала импульсов.

На его вход поступает опорное напряНа чертеже представлена структур- 10 ная схема цифрового преобразователя для фазометра.

Устройство состоит из стробоскопического преобразователя 1, входом соединенного с информационным входом уст- 15 ройства, а выходом соединенного с первым вхоцом аналого-цифрового преобразователя 2,первый выход которого соединен с блоком 3 выявления максимапьного или минимального кода, синхронизатора 4, 20 входом соединенного со входом опорного сигнала устройства, а выходом подключенного к входу делителя 5 час.тоты, первый выход которого соединен с первьи входом запоминающего блока 6,, а вто- 25 рой — со вторым входом блока 7 деления, мультиплексора 8, выходом соединенного с первым входом сумматора 9, блока 7 деления, выходом соединенного с первым входом мультиплексора 8 и выходом устройства, буферного регистра 10 первый вход которого связан с выходом запоминающего блока 6, а выход — с первым входом блока 7 деления . и вторым входом сумматора 9, выход которого соединен со вторым входом запоминающего блока 6. Второй вход мультиплексора 8 подключен к первому выходу аналого-цифрового преобразователя 2, а третий вход — к выходу бло- 40 ка 3 выявления максимального или минимального кода. Второй выход аналого-цифрового преобразователя 2 соединен с третьим входом запоминающего блока 6. Выход синхронизатора 4 свя— эан со вторыми входами стробоскопического и аналого-цифрового преобразователей 1 и 2 и вторым входом буферного регистра 10.

Устройство работает следующим

50 образом. жение, а на его выходе присутствуют импульсы с периодом t=T/ð, где Т период входного сигнала, р — количество точек отсчета в одном периоде входного сигнала. Стробоскопический преобразователь 1 квантует входной сигнал по времени, т.е. производит выборку и запоминание мгнбвенных значений входного сигнала в момент воздействия импульсов с выхода синхронизатора 4 на время, необходимое для аналого-цифрового преобразования. Пуск аналого-цифрового преобразователя 2 также осуществляется импульсами с выхода синхронизатора 4.

На первом выходе аналого-цифрового преобразователя 2 формируется цифровой код, пропорциональный мгновенному значению входного напряжения.

Импульсная помеха, наложенная на сигнал, искажает значение кода отсчета с выхода аналого-циФрового преобразователя 2. Амплитуда входного сигнала не должна превышать определенного порога Uä,, меньшего максимального размаха амплитудной характеристики аналого-цифрового преобразователя 2. Тогда критерием появления импульсной помехи и искажения ею входного сигнала является появление максимального (или м инимального) значения кода, Факт появления одного иэ этих значений (превышения порога) выявляется блоком 3 выявления максимального или минимального кода. Блок

3 выявления максимального или минимального кода должен выявлять появление максимального или минимального кода с выхода аналого-цифрового пре- . образователя 2 и выдавать в этот момент сигнал управления мультиплексором 8 ° Назначение мультиплексора 8 подключение к первому входу сумматора 9 кодов с выходов, либо аналогоцифрового преобразователя 2, либо блока 7 деления, т.е информационными входами мультиплексора 8 являются первый и второй. Третий вход мультиплексора 8, связанный с блоксм 3 выявления максимального или минимального кода, является управляюшим.

Логика управления следующая.

Если искажения кода не произошло, то выход аналого-цифрового преобразователя 2 подключен к первому входу сумматора 9. Если же произошло искажение кода, то ко входу сумматора 9 подключается выход блока 7 деления.

1345135

Сумматор 9, запоминающий блок 6 и буферный регистр 10 в совокупности выполняют функции накапливающего сумматора. Запоминающий блок 6 состоит из р ячеек, емкость каждой иэ которых ранна "1 ° п, где N — количество периодов входного сигнала, эа которые происходит накопление (усреднение) отсчетов; n — разрядность аналого-циф- 1Р рового преобразователя 2. Перед началом работы все ячейки должны быть обнулены. Первый вход запоминающего блска 6, соединенный с выходом делителя 5 частоты, является адресным. 15

Код адреса формируется делителем 5 частоты. Код адреса увеличивается на 1 на каждый импульс с выхода синхронизатора 4 и изменяется в пределах от 0 до р-1. .Код адреса формируется 20 по log ð младших разрядов (по первому выходу делителя 5 частоты) . Второй вход запоминающего блока 6 является его информационным входом и связан с выходом сумматора 9. Третий вход запоминающего блока 6 является управляющим и связан со вторым выходом аналого-цифрового преобразователя 2, на котором формируется логический сигнал одного уровня (напри- Зд мер, нулевого) пока идет аналогоцифровое преобразование и логический сигнал другого уровня (например, единичного) от момента, когда преобразование кончилось, до следующего импульса с выхода синхронизатора 4.

Этот управляющий сигнал переводит запоминающий блок 6 в режим соответственно Чтение" или Запись", В момент поступления импульса с выхода синхронизатора 4 запускаются стробо.скопический и аналого-цифровой преобразователи 1 и 2, а эапоминаюпий блок 6 переводится в режим "Чтение".

При этом число, ранее записанное в ячейку запоминающего блока 6, адрес которой к этому моменту уже установлен на делителе 5 частоты, переносится в буферный регистр 10. Перенос происходит при воздействии импульса с выхода синхронизатора 4 на второй вход буферного регистра 10. Это число иэ буферного регистра 10 поступает на второи вход сумматора 9. В момент окончания аналого-цифрового преобра55 эования сигнал со второго выхода аналого-цифрового преобразователя 2 меняет свое значение (например, переходит в единичное состояние), и запоминающий блок 6 переходит и режим

"Запись, т. е ..результат суммирования, появляющийся к этому моменту времени на выходе сумматора. 9, записывается в соответствующую ячейку запоминающего блока 6, При поступлении следующего импульса описанные процессы повторяются, но работа ведется со следующей ячейкой запоминающего блока 6.

Таким образом, в каждом периоде входного сигнала каждый i-й отсчет суммируется с суммой всех предыдущих отсчетов периодов и результат накапливается в -й ячейке запоминающего блока 6. В остальных ячейках запоминающего блока 6 накапливаются подобные суммы для соответствующих отсчетов. Отметим, что 0(i(p.

Блок 7 деления предназначен для вычисления среднего значения для каждого отсчета путем деления числа, записываемого в буферный регистр 10, на число (номер) текущего периода входного сигнала. Таким образом, на выходе блока 7 деления, т.е. на выходе устройства в целом, присутствуют поочередно значения отсчетов, усредненные за истекшее- количество периодов входного сигнала. Число, соответствующее номеру текущего периода, снимается со старших разрядов делителя частоты по второму Его выходу. Таким образом, емкость делителя 5 частоты равна log (p+N) двоичных разй рядов.

Пусть текущий отсчет не искажен импульсной помехой. Тогда с помощью мультиплексора 8 к первому входу сумматора 9 подключается первый выход аналого- цифрового преобразователя 2, так как блок 3 выявления максимального или минимального кода не выработает сигнал переключения входов мультиплексора 8. Далее работа продолжается так, как описано выше.

Всли какой-нибудь отсчет искажен импульсной помехой, то блок 3 выявления максимального или минимального кода вырабатывает сигнал переключения мультиплексора 8, т.е. к первому входу сумматора 9 теперь уже подклнтчается ° выход блока 7 деления. Производить прибавление искаженного зна—

1345135 выявления максимального или миниСоставитель С.Кулиш

Редактор Л.Повхан Техред И.Попович Корректор М.Демчик

Заказ 4915/44 Тираж 730 Подписное

BHKGlÈ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 пения отсчета к содержимому соответствующей ячейки нельзя, так как это может существенно исказить весь результат в целом. Поэтому в устройстве предлагается заменять искаженное значение средним значением, вычисляемым с помощью блока 7 деления. Результат сложения среднего значения, снимаемого с выхода блока 7 деления, с суммой, накопленной к этому моменту времени в ячейке запоминающего блока 6, записывается в эту же ячейку, так как процесс аналого-цифрового преобразования уже закончился, При искажении хотя бы одного отсчета в текущем периоде в известном устройстве из дальнейшей обработки исключаются все отсчеты этого периода. В данном же устройстве происходит замена искаженного отсчета средним значением отсчетов в этих же точках предыдущих периодов и используются .для дальнейшей обработки все другие неискаженные отсчеты текущего периода. Это способствует повышению точности измерения.

Ф о р м у л а и з о б р е т е н и я

Цифровой преобразователь для фаэометра, содержащий последовательно соединенные-стробоскопический преобразователь, входом соединенный с информационным входом устройства, аналого-цифровой преобразователь и блок мального кода, последовательно соединенные синхронизатор, соединенный с входом опорного сигнала устройства, делитель частоты и запоминающий блок, отличающийся тем,что, с целью повышения точности измерения в случае наложения импульсной помехи

1g на информационный сигнал, он снабжен сумматором, буферным регистром, блоком деления, вых од которого является выходом устройства, и мультиплексором, первый информационный вход которого соединен с выходом блока деления, второй, информационный вход соединен с выходом аналого-цифрового преобразователя, управляющий вход — с выходом блока выявления максимального или минимального кода, а выход соединен с цервым входом сумматора, причем выход буферного регистра соедйнен с первым входом блока деления и вторым входом сумматора, информационный вход буферного регистра подключен к выходу запоминающего блока, второй выход делителя частоты соединен с вторым входом блока деления, второй выход аналого-цифрового преобразователя подключен к управляющему входу запоминающего блока, выход сумматора — к информационному входу запоминающего блока, а выход синхронизатора подключен параллельно к вторым входам стробоскопического и аналого-цифрового

35 преобразователей и к управляющему входу буферного регистра.