Устройство для декодирования двоичного циклического кода

 

Изобретение относится к радиотехнике , в частности к устройствам для обработки цифровой информации, и может быть использовано в широком классе систем передачи данных. Целью изобретения является повышение поме- . хоустойчивости устройства за счет повьш1ения кратности исправляемых оши-, бок. Устройство для декодирования двоичного циклического кода содержит блок 1 вычисления синдромов, блок 2 формирования синдромного многочлена, арифметический блок 3, блок 4 вычисления процедуры Ченя, элемент НЕ 5, сумматор 6 по модулю два, блок 7 задержки , квадратор 8, вход 10 и выход 11. Эффективность устройства состоит в повышении кратности исправляемых ошибок, а следовательно, в понижении вероятности ошибочного декодирования в системах связи, что, в свою очередь , эквивалентно повышению скорости передачи при постоянной вероятности ошибки декодирования. 1 ил. 9 (Л со 00 QD

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИКЕСНИХ

РЕСПУБЛИК

А1 (50 4

ОПИСАНИЕ ИЗОБРЕТ

К А ВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3956867/24-24 (22) 23.09.85 (46) 23.09.87. Бюл. М 35 (71) Ленинградский институт авиационного приборостроения (72) С.В.Беззатеев, E,Т,Иирончиков и Н.А.Шехунова (53) 621.394.14(088.8) (56) Авторское свидетельство СССР

У 1168946, кл. G 06 F 11/08, 1985.

Мак-Вильямс Ф.Дж, Слоэн Н.Дж.А.Теория кодов, исправляющих ошибки. — М.:

Связь, 1979, с. 267, рис, 9.3.

Там же, с. 271, рис. 9.6.

Там же, с. 271, рис. 9.5. (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

ДВОИЧНОГО ЦИКЛИЧЕСКОГО КОДА (57) Изобретение относится к радио- технике, в частности к устройствам для обработки цифровой информации, и мо„„SU„„1339901 жет быть использовано в широком классе систем передачи данных. Целью изобретения является повышение помехоустойчивости устройства за счет повышения кратности исправляемых оши-, бок. Устройство для декодирования двоичного циклического кода содержит блок 1 вычисления синдромов, блок 2 формирования синдромного многочлена, арифметический блок 3, блок 4 вычисления процедуры Ченя, элемент НЕ 5, сумматор 6 по модулю два, блок 7 задержки, квадратор 8, вход 10 и выход

11. Эффективность устройства состоит в повышении кратности исправляемых ошибок, а следовательно, в понижении вероятности ошибочного декодирования в системах связи, что, в свою очередь, эквивалентно повышению скорости передачи при постоянной вероятности ошибки декодирования. 1 ил.

1 133990

Изобретение относится к pàäèoòåõ— нике, в частности к устройствам для обработки цифровой информации, и может быть использовано в широком класс, се систем передачи данных, в которых применяются дискретные виды модуляции, для декодирования циклических кодов как в режиме полного исправления ошибок, так и в режиме частичного lg .исправления и обнаружения ошибок.

Целью изобретения является повышение помехоустойчивости устройства за счет повышения кратности исправляемых ошибок. 15

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство для декодирования двоичного кода содержит блок t вычисле- 2р ния синдромов, блок 2 формирования синдромного многочлена, арифметический блок 3, блок 4 вычисления процедуры Ченя, элемент НЕ 5, сумматор б по модулю два, блок 7 задержки, квад-2Ь ратор 8, блок 9 вычисления дополнительных синдромов, вход 10 и выход 11.

Блок 1 вычисления синдромов представляет собой регистры сдвига с встроенными сумматорами по модулю два ЗО и обратными связями, заведенными в соответствии с минимальными многочленами первых t корней порождающего многочлена выбранного двоичного циклического кода t = L(d «„Tð - ") 2t зь

На этих корнях реализуется конструктивное расстояние кода d „О„ст

Блок 2 представляет собой регистр сдвига с параллельным входом. Длина регистра (количество ячеек памяти) 40 равна показателю степени многочлена

G (х) .

Блок 4 представляет собой совокупность регистров сдвига. с встроенными сумматорами по модулю два и обратными связями, заведенными в соответствии с минимальными многочленами„ образующими базис в поле Галуа, и группой вынесенных сумматоров по модулю два 5О и схемы ИЛИ.

Блок 9 выполняется аналогично блоку 1 с той разницей, что обратные связи в регистрах сдвига с встроенными сумматорами по модулю два заведены в соответствии с минимальными многочленами t+i, t+2, ... корней порождающе-, го многочлена данного двоичного циклического кода, позволяющими реализовать истинное минимальное расстояние кода.

Устройство работает следующим образом.

Принятое слово поступает одновременно на вход блока 1, где происходит вычисление синдромов и-i

S = a;(d)" для j =О 1,...,d 2, =о на вход блока 9, где происходит вычисление синдромов вида

h-1

S = . а;(с()

1=О где значения f определяются выбранным для данного циклического кода многочленом — нуменатором позиций.

Принятое слово также поступает на вход блока 7 задержки, который осуществляет задержку принятого слова. на время, требуемое для его декодирования, определяемое в основном временем, необходимым для вычисления синдромов и дополнительных синдромов, и временем, необходимым для выполнения алгоритма Евклида и процедуры Ченя. Для каждого конкретного кода это время свое.

С выхода блока 1 степенные суммы

S;(3 = О, 1, ..., с1-2) поступают на вход блока 2 и на вход квадратора 8, обеспечивающего вычисление квадратов, поступающих на его вход степенных сумм, на выходе квадратора 8 получают степенные суммы

$ = (S ) (j = О. 1, ..., d-2)

При этом в блоке 4 реализуется процедура Ченя, т.е. находятся б(1), 6(d ) (")

Известно, что если ошибка имеет место на позиции i и число ошибок на длине кодового слова и не превышает то 4(g ) = О. Таким образом, за счет синхронности выполнения операции

Ченя и прохождения принятого слова на сумматор 6 по модулю два одновременно поступают элементы принятого слова а и 5(), инвертированные с помо". щью элемента НЕ 5. В случае, если символ ошибочен, т.е ., на самом деле передается С;:= а. + 1 mod 2, то

6(0(,) = 0, cледовательно, на выходе устройства получают а„ + Q(n ) = а +

+ 1 = C; mod 2, т.е. ошибка исправле1339901 4 (НЕ подключен к второму входу сумматора по модулю два, выход которого является выходом устройства, вход блока задержки обьединен с входом блока вычисления синдромов и является входом устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости устройства за счет повышения кратности исправляемых ошибок, в него введены блок вычисления дополнительных синдромов, квадратор и блок формирования синдромного многочлена, выходы блока вычисления синдромов подключены к первым входам !

5 блока формирования синдромного многочлена и входам квадратора, выходы которого соединены с вторыми входами блока формирования синдромного многочлена, вход блока вычисления дополнительных синдромов подключен к входу устройства, выходы соединены с третьими входами блока формирования синдромного многочлена, выход которого соединен с входом арифметического .г блока. на, и на выходе сумматора 6 получают слово с исправленными ошибками.

Эффективность устройства состоит в повышении кратности исправляемых ошибок по крайней мере на единицу, а следовательно, в понижении вероятности ошибочного декодирования в системах связи. Кроме того, уменьшение вероятности ошибки декодирования.эквивалентно повышению скорости передачи 1Ц при постоянной вероятности ошибки декодирования, что особенно важно при наличии стареющей информации либо арендованного канала связи.

Формула и з обретения

Устройство для декодирования дво ичного циклического кода, содержащее блок задержки, выход которого подклю-20 чен к первому входу сумматора по модулю два, арифметический блок, выходы которого подключены к соответствующим входам блока вычисления процедуры

Ченя, выход которого через злемент

Составитель О.Тюрина

Техред М.Ходанич

Редактор О.Юрковецкая

Корректор В.Бутяга

Заказ 4351/56

Тираж 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4