Многоканальный аналого-цифровой преобразователь

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах сопряжения цифровых вычислительных машин , обмена информацией, измерительных комплексах научных исследований и управления технологическими процессами . Целью изобретения является повышение надежности за счет упрощения устройства и расширение области применения за счет возможности получения выходных сигналов в последовательном коде. В устройство, содержащее генератор 1, счетчик 2 импульсов, регистр 8, триггер 11, цифроаналоговый преобразователь 14, пороговый элемент 22, элемент ИЛИ 23, введены два счетчика 3 и 4 импульсов, оперативные запоминающие устройства 5 и 6, мультиплексор 7, элементы И 9 и 10, триггеры 12 и 13, коммутатор 15, дешифратор 16, элемент 24 задержки, элементы 3 И-ИЛИ 25 и 2 И-ИЛИ 26. 3 ил. S (Л со со О5 ю со со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИК

„„SU,, l3362 9 (51) 4 Н 03 М 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3905808/24-24 (22) 05,06,85 (46) 07 ° 09,87, Бюл. И- 33 (72) Б.Н. Игнатов, И.С. Козлов и Б.Г. Фишер (53) 681,325(088,8) (56) Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи информации./Под ред. В.Б, Смолова, Л.: Энергия, 1976, с. 314-315, Авторское свидетельство СССР

У 1040599, кл. Н 03 M 1/46, 1983. (54) МНОГОКАНАЛЬНИЙ АНАЛОГО-11ИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах сопряжения цифровых вычислительных машин, обмена информацией, измерительных комплексах научных исследований и управления технологическими процессами. 11елью изобретения является повышение надежности эа счет упрощения устройства и расширение области применения за счет возможности получения выходных сигналов в последовательном коде, В устройство, содержащее генератор 1, счетчик 2 импульсов, регистр

8, триггер 11, цифроаналоговый преобразователь 14, пороговый элемент 22, элемент ИЛИ 23, введены два счетчика

3 и 4 импульсов, оперативные запоминающие устройства 5 и 6, мультиплексор 7, элементы И 9 и 10, триггеры 12 и 13, коммутатор 15, дешифратор 16, И элемент 24 задержки, элементы 3 И-ИЛИ

25 и 2 И-ИЛИ 26 ° 3 ил, Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах сопряжения цифровых вычислительных машин, обмена

6 информацией, измерительных комплексах научных исследований и управления технологическими процессами, Цель изобретения — повышение надежности за счет упрощения устройства и расширение области применения за счет возможности получения выходных сигналов в последовательном коде, На фиг, 1 представлена функциональная схема многоканального аналогоцифрового преобразователя; на фиг,2 и 3 — временные диаграммы его работы.

Многоканальный аналогопифровой преобразователь содержит генератор 1, с первого по третий счетчики 2-4 импульсов, первое и второе оперативные запоминающие устройства 5 и 6, мультиплексор 7, регистр 8, первый и второй элементы И 9 и 10, с первого по

L третий триггеры 11-13, цифроаналого- 26 вый преобразователь 14, многоканальный коммутатор 15, дешифратор 16, входные шины 17, первые информационные выходные шины 18 (выход параллельного обмена), шину 19. Конец выво- ЗО да слова" шину 20 "Начало вывода данных", вторую информационную выходную шину 21 (выход последовательного обмена), пороговый элемент 22, элемент

ИЛИ 23, элемент 24 задержки, элементы ЗИ-ИЛИ 25 и 2И-ИЛИ 26, шину 27

"Начало ввода данных", шину 28 "Конец вывода данных" и шину 29 "Сброс", Устройство работает следующим образом.

В исходном состоянии по сигналу

"Сброс" счетчики 2-4,триггеры 13 и

12 устанавливаются в положение "О", а триггер 11 вЂ, в положение ")". Под воздействием импульсов генератора 1 на выходах счетчиков 2 и 3 формируется монотонно возрастающий код. На информационный вход оперативного запоминающего устройства (ОЗУ) 5 поступает сигнал "0", на вход Запись сигнал "1" с прямого выхода триггера

11, а на адресные — монотонно возрастающий код с выхода счетчика 3, Разрядность счетчика 3 соответствует числу каналов входных шин 17. IIo сиг >> налу переполнения счетчика 3, поступающему через элемент 2И-ИЛИ 25 на обнуляющий вход триггера 11, а через элемент задержки 24 — на вход уста1336239 2 новки в "1" триггера 12, заканчивается цикл обнуления ОЗУ 5 и начинается цикл ввода и преобразования входной информации, поступающей с шин 17 на информационные входы коммутатора 15.

На выходах счетчиков 2-4 под воздействием импульсов генератора 1 возникает монотонно возрастающий код, На выходах дешифратора 16 формируются распределенные во времени сигналы, поступающие на управляющие входы коммутатора 15.

В соответствии с данными сигналаI ми на входе порогового элемента 22 поочередно коммутируются сигналы постоянного напряжения с шин 17. На другой вход порогового элемента 22 поступает монотонно уменьшающееся напряжение с выхода цифроаналогового преобразователя 14, величина которого пропорциональна коду с выхода счетчика 4. В момент равенства напряжений на входах порогового элемента 22 на его выходе формируется сигнал "1", переключающий триггер 11 в положение

"1". Сигнал "1" с выхода триггера 11 поступает на вход "Запись" ОЗУ 5, на информационный вход которого поступа ет сигнал "1" с выхода триггера 12, а на адресные входы — код счетчика 3, соответствующий номеру коммутируемого канала, Одновременно сигнал "1" с выхода триггера 11 разрешает прохож-, дение кода счетчика 4 с выхода мультиплексора 7 на информационный вход

ОЗУ 6, а через элемент И 10 разрешает режим записи ОЗУ 6.

На адресные входы старших разрядов

ОЗУ 6 поступает код счетчика 3 (номер канала), а на адресные входы младших разрядов — код счетчика 2.

Кроме того, на управляющие входы мультиплексора 7 поступает код счетчика 2, под воздействием которого на информационном входе ОЗУ 6 коммутируется поразрядно код счетчика 4.

Таким образом, в ячейки ОЗУ 6 по адресам, соответствующим кодам счет чиков 2 и 3, записывается код счетчика 4, значение которого пропорционально величине входного напряжения на одной из шин 17, Запись информации производится поразрядно в виде одного бита. По окончании записи кажрогп слова на выходе переполнения счетчика 2 вырабатывается импульс, который через элемент ЗИ-ИЛИ 25 поступает на обнуляющий вход триггера

1336239

11, переключая его в положение "0".

Сигнал "1" с инверсного выхода триггера 11 поступает на вход "Чтение"

ОЗУ 5. На выходе ОЗУ 5 формируется

I 1 1!

5 сигнал 1 в момент появления на выходе счетчика 3 кода, соответствующего номеру канала, по которому входное напряжение было преобразовано в код.

Сигнал "1" с выхода ОЗУ 5 запреща- 10 ет повторную запись кода в ОЗУ 6 в течение одного цикла преобразования, что исключает неоднозначность преобразования.

Аналогично входные напряжения со всех шин 17 преобразуются в код и в виде битов записываются в ОЗУ 6. По сигналу переполнения счетчика 4 триггер 13 переключается в положение "1", вырабатывая сигнал "Начало вывода 2р данных" на выходе 20. Сигнал "1" с выхода триггера 13 разрешает прохождение импульсов генератора на вход Чтение" ОЗУ 6 и управляющий вход регистра 8. Одновременно сигнал с выхода 25 переполнения счетчика 4 через эле-. мент ИЛИ 23 переключает триггер 11 в положение "1",а триггер 12 — в положение "0". Начиается цикл вывода данных и обнуления ОЗУ 5. Под воздействием импульсов генератора 1 и кодов счетчиков 2 и 3 происходит поразрядное считывание кодов ОЗУ 6. При этом по выходу 21 производится передача данных в виде последовательного кода, а по выходу 18 — в виде параллельного кода.

Последовательный код с выхода ОЗУ

6 поступает на информационный вход регистра 8, в котором под воздействием сигналов с выхода элемента И 9 происходит поразрядный сдвиг входной

I информации, Сигнал с выхода переполнения счетчика 2 фиксирует "Конец вывода слова" — выход 19 °

Сигнал с выхода переполнения счетчика 3 через элемент 2И-ИЛИ 26 устанавливает счетчик 4 и триггер 13 в положение "0", через элемент 24 задержки — триггер 12 в положение "1", а через элемент ЗИ-ИЛИ 25 — триггер

11 в положение "0" и поступает на выход 28 "Конец вывода данных".

Обнуление ОЗУ 5 происходит аналогично описанному в цикле "Исходное состояние, После этого начинается

11

55 повторный цикл ввода-вывода данных.

Таким образом, многоканальный анаI логоцифровой преобразователь позволяет значительно упростить конструкцию, расширить функции за счет возможности обмена с различными абонентами в параллельном и последовательном кодах.

Формула изобретения

Многоканальный аналого-цифровой преобразователь, содержащий генератор импульсов, элемент ИЛИ, первый счетчик импульсов, цифроаналоговый преобразователь, входные информационные шины, пороговый элемент, выход которого соединен с входом синхронизации первого триггера, регистр, выходы которого являются первыми информационными выходными шинами, шину

Начало вывода данных", о т л и ч а— ю шийся тем, что, с целью повышения надежности путем упрощения устройства и расширения области применения за счет возможности получения выходных сигналов в последовательном коде, в него введены второй и третий счетчики импульсов, первое и второе оперативные запоминающие устройства, мультиплексор, первый и второй элементы И, второй и третий триггеры, 1 коммутатор, выходные шины "Конец вывода слова и Конец вывода данных", вторая выходная информационная шина, элемент задержки, элементы ЗИ-ИЛИ и

2И-ИЛИ, дешифратор, вход стробирования которого объединен с первым входом второго элемента И, подключен к инверсному выходу третьего триггера и является шиной |Начало ввода данных", а информационные входы дешифратора соответственно объединены с адресными входами первого оперативного запоминающего устройства, с входами старших разрядов адреса второго оперативного запоминающего устройства и подключены к информационным выходам второго счетчика импульсов, счетный вход которого объединен с первым стробирующим входом элемента ЗИ-ИЛИ, подключен к выходу переполнения первого счетчика импульсов и является шиной

"Конец вывода слова", счетный вход третьего счетчика импульсов объединен с вторым стробирующим входом элемента ЗИ-ИЛИ, входом элемента задержки, первым стробирующим входом элемента

2И-ИЛИ, подключен к выходу переполнения второго счетчика импульсов и,является выходной шиной "Конец вывода

5 1ЗЗ62З9 6 а Г1Г б 11 1 Х Г Г 1 1 Г

Ю Г 1 Г 1 Г 1 Г 1

3 и

Риг. 2

If данных, причем вход обнуления третьего счетчика импульсов объединен с входом установки в "0" третьего триггера и подключен к выходу элемента !

2И-ИЛИ, первый информационный вход которого объединен с первым информационным входом элемента ЗИ-ИЛИ и подключен к инверсному выходу второго триггера, вход установки в "1" кото- 1р рого соединен с выходом элемента задержки, а вход установки в "0" объединен с входом установки в "1" первого триггера и подключен к выходу элемента ИЛИ, первый вход которого 15 объединен с входом установки в "1" третьего триггера и подключен к выходу переполнения третьего счетчика импульсов, а второй вход объединен с вторыми информационным и стробиру- 20 ющим входами элемента 2И-ИЛИ и является шиной "Сброс", причем второй и третий информационные входы элемента

ЗИ вЂ И объединены с информационным входом первого оперативного запомина- ?5 ющего устройства и соединены с прямым выходом второго триггера, а третий стробирующий вход элемента ЗИ-ИЛИ подключен к выходу первого оперативного запоминающего устройства, вход З0 чтения которого соединен с инверсным выходом первого триггера, а вход записи объединен со стробирующим входом мультиплексора, вторым входом второго элемента И и подключен к прямому

35 выходу первого триггера, вход установки в "0" которого соединен с выходом элемента ЗИ-ИЛИ,информационный!! !! вход являетгя шиной логической 1 первый вход порогового элемента соединен с выходом коммутатора, а второй вход подключен к выходу цифроаналогового преобразователя, входы которого соответственно объединены с информационными входами мультиплексора и подключены к соответствующим информационным выходам третьего счетчика, а управляющие входы мультиплексора соответственно объединены с входами младших разрядов адреса второго оперативного запоминающего устройства и подключены к соответствующим информационным выходам первого счетчика импульсов, счетный вход которого объединен с первым входом первого элемента И и соединен с выходом генератора импульсов, а второй вход первого элемента И подключен к прямому выходу третьего триггера и является шиной

Начало вывода данных, управляющий вход регистра объединен с входом Чтение второго оперативного запоминающего устройства и соединен с выходом первого элемента И, а выход второго элемента И подключен к входу Запись второго запоминающего устройства, информационный вход которого соединен с выходом мультиплексора, а выход подподключен к информационному входу регистра и является второй выходной информационной шиной, выходы дешифратора соединены соответственно с управляющими входами коммутатора, информационные входы которого являются информационными входными шинами, 1336239 бк!нон

2ко

0дых

Ген1

Cv2 р

Счд1

2р...

Редактор А. Ворович

Заказ 4055/56

Тираж 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4 гр

П.3

Т И дых

0.0.5, Золи

CocTaBHTeJIb Ю. Спиридонов

Техред И. Попович КорректорС. Шекмар