Устройство для демодуляции двоичных сигналов

 

Изобретение относится к радиосвязи и является дополнительным к изобретению по а.с. № 1078662. Цель изобретения - повышение достоверности принимаемых сообщений. Устр-во содержит расщепитель 1 сигнала на низкочастотные компоненты, многоотводную ЛЗ 2, блок 3 оценки импульс-Ч ной реакции канала связи, сумматоры 4, перемножители 5, регистр сдвига 6, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель 11, элементы ИЛИ 12, И 13 и счетчик-делитель 14. Расщепитель 1 формирует квадратурные компоненты входного сигнала в виде напряжений, постоянных на тактовом интервале и сменяемьк на границе между соседними интервалами, которые поступают на многоотводную ЛЗ 2. В блоке 3 производится оценка отсчетов компоненты реакции канала. Эти оценки в виде медленноменяющихся сигналов поступают на перемножители 5, образующие матрицу. Перемножителями управляют регистр сдвига 6 и блок in. Введены элементы ИЛИ 12, И 13 и счетчик-делитель 14.7. ил. (Л 1Ч Фиг1

СО(ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 04 L 2

N(pry < <

)3

П л,., ;;

СККЛИ(1 ГНМА

OllHCAHHE ИЗОБРЕТЕНИЯ

Э

Фиг!

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (61) 1078662 (2 1) 396783 1/24-09 (22) 21. 10.85 (46) 23. 08. 87. Бюл. Р 31 (71) Куйбышевский электротехнический институт связи (7?) В.Н.Варыгин, В.П.Зайкин и Б.И.Николаев (53) 621.394.62(088.8) (56) Авторское свидетельство СССР

Ф 1078662, кл. Н 04 L 27/22, 1982. (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ

ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к радиосвязи и является доПолнительным к изобретению по а.с. )(1078662. Цель изобретения — повышение достоверности принимаемых сообщений. Устр-во содержит расщепитель 1 сигнала на низкочастотные компоненты, многоотводную ЛЗ 2 блок 3 оценки импульсЭ

2 ной реакции канала связи, сумматоры

4, перемножители 5, регистр сдвига

6, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок

10 формирования комбинаций двоичных сигналов, распределитель 11, элементы ИЛИ 12, И 13 и счетчик-делитель

14. Расщепитель 1 формирует квадратурные компоненты входного сигнала в виде напряжений, постоянных на тактовом интервале и сменяемых на границе между соседними интервалами, которые поступают на многоотводную

ЛЗ 2. В блоке 3 производится оценка отсчетов компоненты реакции канала.

Эти оценки в виде медленноменяющихся сигналов поступают на перемножители 5, образующие матрицу. Перемножителями управляют регистр сдвига 6 и блок 10. Введены элементы ИЛИ

12, И 13 и счетчик-делитель 14.? ил.

40 седними интервалами

1 13325

Изобретение относится к радиосвязи, предназначено для использования в системах передачи дискретной информации и является усовершенствованием.устройства по авт. св.11078662.

Цель изобретения — повышение достоверности принимаемых сообщений.

На фиг. 1 представлена структурная электрическая схема устройства для демодуляции двоичных сигналов; на фиг. 2 — временные диаграммы работы распределителя при коэффициенте деления счетчика-делителя равном двум.

Устройство для демодуляции двоичных сигналов соДержит расщепитель 1 сигнала на низкочастотные компоненты, многоотводную линию 2 задержки, блок

3 оценки импульсной реакции канала связи, сумматоры 4, перемножители 5, регистр 6 сдвига, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель 11, элемент ИЛИ 12, элемент

И 13, счетчик-делитель 14.

Устройство работает следующим образом.

Сигнал с выхода канала связи пос—

30 тупает на вход расщепителя 1, на выходе которого за счет синхронного детектирования с взаимно ортогональными гетеродинными напряжениями образуются квадратурные компоненты Х и У входного сигнала. Эти компоненты поступают на вход многоотводной линии

2 задержки в виде напряжений, постоянных на тактовом интервале Т (фиг.

2а) и сменяемых на границе между соТаким образом, на протяжении интервала обработки Т с выходов многоотводной линии 2 задержки на входы сумматоров 4 подаются N отсчетов ком- 45 поненты входного сигнала. Далее вводятся следующие обозначения:

Х вЂ” отсчет компоненты сигнала Х

1,k на i-м тактовом интервале в К-м отводе многоотводной 50 линии задержки (К = 1,2,..., N, счет отводов ведется справа налево); помеха;

8 — 1-й отсчет компоненты реак » 5 ции канала (1 1,2,...,N, счет ведется в естественной временной последовательности); а. — знак i-й информационной по1 сылки, реакция канала на которую целиком укладывается в многоотводной линии 2 задержки.

В блоке 3 оценки импульсной реакции канала связи производится оценка отсчетов g p „ данной компоненты

1 реакции канала. Эти оценки в форме медленноменяющихся сигналов поступают с выходов блока 3 на вторые входы перемножителей 5, которые помимо аналоговых (вторых входов) содержат дискретные (первые) входы и могут быть выполнены в виде электронных ключей, подающих отсчеты реакции с выходов блока 3 на входы сумматоров

4 то с положительным, то с отрицательным весом, в зависимости от знака управляющего напряжения на их первом входе. Перемножители 5 образуют матрицу, причем счет номеров строк

1 ведется снизу вверх, счет номеров столбцов К ведется справа налево, в диагонали объединяют первые входы пеI ремножителей. Вводя q К-1 (номер диагонали), имеем для главной диагонали (К=1) q=o. С перемещением вправо вверх номер диагонали уменьшается до

1-N, а с перемещением влево вниз увеличивается до N-1. В зависимости от того, с выходом какого блока (6 или

10) соединены первые входы перемножителей 5, они подразделяются на первые (выше главной диагонали, т.е. для с О) и вторые перемножители (q ) О), Первые перемножители 5 получают управление от регистра 6 сдвига — это информационные символы Ь;, являющиеся окончательными оценками для передаваемых символов а;

Вторые перемножители 5 получают управление от блока 10 — это информационные символы Ь;,, являющиеся пробными значениями (псевдооценками) для а; „

Ъ|+, = а;,, q 0,1,2,...,N-1

С учетом отрицательного масштабного множителя, который может быть введен или на выходах блока 3, или в перемножителях 5, или на входах сумматоров 4, на выходах сумматоров (номер сумматора совпадает с номером отвода многоотводной линии 2 задерж3 1332559 ки и столбца матрицы) образуются сигналы с г, 4:

N л 1, °

Подставляя (1), получаем с учетом

1с — а 1 +4- Я Ч,х ,е=

"к,1,= - (9;,„ 1 р,х -е q< )+", = 1

В отсутвие по.|ехи (U < О) и при точной оценке реакции канала связи (q в < e,„.) существует комбинация

tb, } = (а;,, обращающая все с 1, в О. В блоке 7 геометрического сложения, осуществляющем сложение квадратов всех (х 1и у1,, при этом происхо ! I дит сложение нулей, и на вход дискриминатора 8 поступает минимально возможный, нулевой, сигнал.

При наличии помехи или при неточной оценке реакции канала нуль на выходе блока 7 невозможен, поэтому в задачу дискриминатора 8 входит не регистрация нулевого сигнала, а регистрация минимума среди сигналов, последовательно поступающих на его вход с выхода блока 7; в общем случае этот минимум может иметь место при нарушении равенства Ь;+ = а;,< . Если неравенство Ь; а„ наступает для

q О, т.е. на этапе принятия оконЛ

1чательного решения относительно q., 1 то в устройстве в целом происходит ошибка. Если же неравенство b;, ф а;, наступает при q О (на стадии предвари тельного решения), то ошибки не происходит, и равенство может быть восстановлено на следующем (i+1) ì тактовом интервале.

При этом. возможны следующие варианты.

1. На границе между (i-1)-м и i — м тактовыми интервалами производится установка начальных условий в блоке

10, перезапись информационного содержания (счет ведется справа налево) в регистр 6 сдвига и сдвиг информации в нем на один разряд вправо. Эти операции происходят при поступлении тактового импульса. При этом информация последовательно перемещается в блоке 10 и в регистре 6 сдвига, которые образуют единый однотактовый сдвигающий регистр из (2N-1) ячеек, на вход которого заведен один из двоичных уровней.

2. В течении 1-го тактового интервала на тактовые входы блока 10 и регистра 6 сдвига не поступает никаких импульсов, Но на вторые входы блока 10 с выходов распределителя 11 один за другим поступают 2И импульса, при этом каждый нечетный импульс (фиг. ?б,r,е,з) поступает также на второй вход триггера 9, устанавливая его в состояние "1" (вход S).

Таким образом, триггер 9 в течение тактового интервала N раз устанавливается в состояние " 1". Блок 10 выдает соответствующий сигнал, в результате чего изменяется на противоположный управляющий сигнал Ь;, на первьгх входах перемножителей 5, примыкающих к соответствующей q-й диагонали (9, О). Это один из шагов перебора (проба).

Если очередная проба приводит к снижению сигнала на выходе блока 7 геометрического сложения, то на выходе дискриминатора 8 возникает импульс, который поступает на первый вход триггера 9 и восстанавливает его в нулевое состояние (вход R). При этом на второй вход блока 10 с выхода триггера 9 поступает нулевой сигнал, который препятствует продвижению очередного четного импульса. Таким образом, состояние в блоке 10, приведшее к снижению сигнала на выходе блока 7, сохраняется.

Если же очередная проба не приводит к снижению сигнала на выходе блока 7, то дискриминатор 8 не формирует импульс, триггер 9 остается в состоянии " 1" и очередной четный импульс (фиг. 2 в,ж,д,и) поступает в блок 10, возвращая соответствую( щий элемент в нем в исходное состояние, соответствующее начальному условию, заданному на первом этапе (сдвиг). Это так же один из шагов перебора (возврат). Таким образом, операция пробы осуществляется в элементах блока 10, а возврат осуществляется тогда, когда предыдущая проба не приводит к снижению сигнала на выходе блока 7. В результате же происходит целенаправленный перебор чисел

Ъ| >, приводящий к уменьшению отличия формируемого в матрице ожидаемого сигнала от происходящего канального сигнала, а следовательно, к уменьшению отличия комбинации tb; 1 от (а;+ .

5 13325

Последний импульс возврата" (фиг.

2и) с соответствующего выхода распределителя 11 поступает на счетный вход счетчика-делителя 14, который предварительно установлен в состоя5 нии " 1" тактовым импульсом, и на второй вход элемента И 13. Выход счетчика-делителя 14 соединен с первым входом элемента И 13, и, посколь- 10 ку на этом выходе действует состояние " 1", последний импульс "возврата" с соответствующего выхода распределителя 11 проходит через элемент И 13, а с его выхода — на вход элемента ИЛИ 12 и далее на запускающий вход распределителя 11. После этого повторяется весь цикл работы распределителя 11 и блока 10 формирования комбинаций двоичных символов.

Так происходит до тех пор, пока счетчик-делитель 14 не достигает конечного коэффициента деления, тогда на его выходе возникает состояние

"0", которое не позволяет последнему импульсу возврата с соответствующего выхода распределителя 11 пройти через элемент И 13 и элемент ИЛИ

12 и запустить распределитель 11.

На фиг. 2 к показаны временные диа- граммы импульсов на запускающем входе распределителя 11, причем одни из этих импульсов являются импульсами, пришедшими по тактовому входу, а другие совпадают с последними из четных импульсов.

На тактовом интервале происходит подбор наилучших значений для b;.< при всех q ), О. Однако лишь Ь; (q=0) в качестве оценки а . транслируется

1 в регистре 6 сдвига и больше не подвергается перебору. Прочие Ь;,< (q>0 ) с очередным тактовым импульсом пере59

6 даются в блок 10 в качестве начального условия и снова подвергаются Мкратным операциям пробы и, при необходимости, возврату.

Существенным отличием предлагаемого устройства от известного является повторный (М-кратный) запуск распределителя 11. При наличии мощных помех или при глубоких и быстрых замираниях в канале связи в известном устройстве не может быть вынесено достоверное решение о символе, следующем непосредственно эа участком сигнала, пораженным помехой, так как блок 10 формирования комбинаций двоичных сигналов проводит серию проб и возвратов только один раз. В предлагаемом устройстве за счет повторных серий проб и возвратов решение о принимаемом символе становится более надежным, при этом производится более полный перебор комбинаций, а некоторое снижение скорости обработки сигнала компенсируется большей помехоустойчивостью.

Формула и з о б р е т е н и я

Устройство для демодуляции двоичных сигналов по авт. св. 9 1078662,. о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности принимаемых сообщений, введены последовательно соединенные счетчик-делитель, элемент И и элемент ИЛИ, выход которого подключен к тактовому входу распределителя, соответствующий выход которого соединен с вторым входом элемента И и с первым входом счетчика-делителя, второй вход которого соединен с вторым входом элемента ИЛИ и с вторым входом регистра сдвига.

1332559

Ю

Составитель Д.Куприйчук

Редактор В.Петраш ТехредИ.Попович Корректор В,Бутяга

Заказ 3851/57 Тирах 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ухгород, ул. Проектная, 4