Устройство для контроля логических блоков

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.SU, 1 32322

А1 (5ö 4 С 06 Г 11/26

ВСЕ", Матч с

tá

ff gi+ " °

OllHCAHHE HSOEPETEHHR

Н А BTOPGH0MY СВИДЕТЕЛЬСТВУ

iWSJlljд 1+ » й I

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4051338/24-24 (22) 07.04.86 (46) 23.08.87, Бюл. ¹ 31 (72) С.Л.Крайзмер, Б.А.Кореляков и В.А.Подвальный (53) 681.3(088.8) (56) Авторское свидетельство СССР № 217729, кл. С; 06 F 15/46, 1964.

Авторское свидетельство СССР № 1179348, кл. С 06 F 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля логических блоков, Цель изобретения — рас.ширение функциональных возможностей за счет контрдля блоков регулярной логики, а также повышения информативности контроля, Устройство содержит коммутатор, мультиплексор, генератор тактов, блок сравнения, блок управления, блок потенциального согласования, усилитель выходного отклика, сигнатурный анализатор, блок синхронизации, В устройстве обеспечивается возможность совмещения во времени методов сигнатурного анализа и тестового контроля, что позволяет использовать его с помощью минимальных тестовых наборов при сохранении высокой достоверности контроля. В устройстве используется метод совмещенного контроля, оно может найти широкое применение в системах контроля больших интегральных схем, а также в других облас3 тях техники, где возникает необходимость контроля сложных цифровых устройств, 3 ил. С::

1 13323

Изобретение относится к вычислительной технике, в частности к автоматизированным системам контроля, и может быть использовано при контроле логических блоков, например, боль5 ших интегральных схем.

Цель изобретения — расширение функциональных возможностей за счет обеспечения контроля блоков регулярной логики, а также повышения информативности контроля.

На фиг.l изображена схема устройства; на фиг.2 — схема блока управления; на фиг.3 — блок синхронизации.

Устройство содержит блок 1 синхронизации, блок 2 потенциального согласования, генератор 3 тестов, блок 4 управления, блок 5 сравнения, мультиплексор 6, усилитель 7 выходного отклика, сумматор 8 по модулю два и регистр 9 сдвига, образующие сигнатур,ный анализатор, коммутатор 10, вход

111 пуска устройства, вход 12 и выход ,13 устройства. На фиг.l изображен так-25 же контролируемый блок 14.

Блок 4 управления (фиг.2) содержит триггеры 15 и 16 брака и пуска соответственно, формирователь 17 импульсов, элементы 18 задержки, эле- 30 менты ИЛИ 19, счетчик, образованный собственно счетчиком ?О и дешифратором 21 нуля, формирователи 22 и 23 импульсов, элемент ИЛИ 24, формирова тель 25 импульсов, счетчик, образован † ный счетчиком 26 и дешифратором 27 нуля, элемент И 28, элемент 29 задержки, элемент ИЛИ 30.

Блок синхронизации содержит генератор 31 импульсов, элемент И 32, 4р элементы 33-38 задержки, формирователи 39-44 импульсов.

Устройство работает следующим образом.

По сигналу, поступающему на вход 45

I1, в блоке 4 управления формирователь 17 (фиг.2) осуществляет сброс триггера 15 и установку триггера 16.

Одновременно происходит запись числа состояний в каждом адресе, числа разрядов тестового слова в счетчики 20 и 26 соответственно. Выход триггера

16 запускает блок 1 синхронизации, разрешая прохождение импульсов генератора 31 (фиг.3) на элементы 33-38 задержки и формирователи 39-44 импульсов, обеспечивающих необходимую временную диаграмму контроля,,тактовые импульсы и сигналы управления, 22 необходимые для работы контролируемого блока 14 и передаваемые на него через блок 2 согласования уровней напряжения. Импульсы, поступающие из блока 1 синхронизации на синхровход генератора 3 тестов, обеспечивают его своевременное переключение.

При этом блок 4 управления вырабатывает также стробы в блок 5 сравнения через элемент 18 задержки (фиг,2), формирователь 23 импульсов и элемент ИЛИ 24. После установки счетчика 20 в нулевое состояние формирователь 22 импульсов осуществляет вычитание "1" из счетчика 26, при этом через элемент ИЛИ 30 происходит восстановление информации в счетчике

20 адресов. Сигналы с выхода контролируемого блока 14 поступают на усилитель 7, обеспечивающий согласование

его выходных уровней с логическими уровнями устройства, и затем на информационный вход мультиплексора 6 и, в случае наличия управляющего сигнала на входе коммутатора 10 (формируемого элементом И 28 и элементом 29 задержки блока 4 управления), на вход блока 5 сравнения, на второй вход которого поступает ожидаемая информация из генератора 3. Результат сравнения фиксируется блоком 4 управления, который, в случае несовпадения кодов., фиксирует состояние

"Брак" в триггере 15 (фиг.2) и через элемент ИЛИ 19 сбрасывает триггер

l6, что приводит к прерыванию контроля .

Адрес кана.па мультиплексора 6 формируется счетчиком 26 в блоке 4 управления. Информация с выхода мультиплексора 6 поступает на вход регистра 9 через сумматор 8 по модулю два. Сдвиг информации в регистре 9 осуществляется импульсами., поступающими с блока синхронизации. После того, как из генератора 3 поступит вся тестовая информация, элемент И 28 (фиг.2) формирует сигнал совпадения нулевого состояния счетчиков 20 и 26 (с помощью дешифратора 21 и 27). При этом элемент ИЛИ 19 сбрасывает триггер 16, останавливающий работу блока

1 синхронизации. Одновременно элемент

29 задержки выдает на выход блока 4 управления стробирующий сигнал, коммутирующий выходы регистра 9 сдвига через коммутатор 10 на вход блока 5 сравнения. Одновременно вырабатывает3 133232 ся стробируниций сигнал в блок 5 сравнения через формирователь 25 и элемент ИЛИ 24 (фиг.2). Результат срав— кения фиксируется триггером l5.

Применение предлагаемого устройст— ва позволяет использовать -для контроля блоков сокращенные тесты с учетом внутренних логических связей проверяемого блока в отличие от полного перебора входных воздействий. Кроме того, устройство позволяет производить совмещенный контроль с помощью сдвигового регистра и с помощью потактового сравнения выходной информа- Ir ции с ожидаемой по наиболее важным выходам блока. Так, например, обычно при использовании устройств для контроля постоянных запоминающих уст- . ройств (ПЗУ), заключение о браке ПЗУ можно сделать только после перебора всех его адресов, тогда как при использовании этого устройства брак ПЗУ может быть выявлен на первых тактах контроля при отсутствии на его выхо- 2Б де какого-либо из служебных сигналов (например, "Ответ", "1!амять").

Формула

/ изобретения

Устройство для контроля логических блоков, содержащее коммутатор, мультиплексор, генератор тестов, блок сравнения и блок управления, содержащий триггер пуска, причем выход поля эталонного отклика генератора тестов 35 соединен с первым информационным входом блока сравнения, о т л и— ч а ю щ е е.с я тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля 40 блоков регулярной логики, а также п овыше ния информативно сти к онтр оля, устройство содержит блок потенциального согласования, усилитель выходного отклика, сигнатурный анализатор 4r„ и блок синхронизации, а блок управления содержит первый и второй счетчики, два элемента задержки, четыре формирователя импульсов„ элемент И, три элемента ИЛИ и триггер брака, причем первый выход блока синхронизации соединен с первым информационным входом блока потенциального согласования, выход которого является выходом,устройства для подключения к входам .контролируемого логического блока, вход усилителя выходного отклика является входом устройства для подключения к выходу контролируемого логи2 1 ческог о блока, выход усилителя выходного отклика соединен с информационным входом мультиплексора и первым информационным входом коммутатора, выход которого соединен с вторым информационным входом блока сравнения, выход "Неровно" которого соединен с единичным входом триггера брака, выход которого является выходом признака сбоя устройства и соединен с первым входом первого элемента HJIH выход которого соединен с нулевым вхо дом триггера пуска; выход которого соединен с входом блокировки блока синхронизации, второй выход которого

/ соедияен с входом синхронизации генератора тестов, выход поля тестов которого соединен с вторым информационным входом блока потенциального согласования, третий выход блока синхронизации соединен с синхровходом сигнатурного анализатора, выход которого соединен с вторым информационным входом коммутатора, синхровход которого соединен с выходом первого элемента задержки и через первый фор мирователь импульсов соединен с первым входом второго элемента ИЛИ, выход которого соединен с синхровходом блока сравнения, четвертый выход блока синхронизации соединен с входом управления вычитанием первого счетчика и через второй элемент задержки и второй формирователь импульсов — с вторым входом второго элемента ИЛИ, выход нулевого состояния первого счетчика соединен с первыми входами третьего элемента ИЛИ и элемента И и через третий формирователь импульсов соединен с входом управления вычитанием второго счетчика, выход нулевого состояния кото. рого соединен с вторым входом элемента И, выход которого соединен с входом первого элемента задержки и вторым входом первого элемента ИЛИ, информационный вход сигнатурного анализатора соединен с выходом мультиплексора, адресные входы которого соединены с разрядными выходами второго счетчика, вход пуска устройства соединен через четвертый формирователь импульсов с входами сброса триггера брака и установки второго счетчика, с единичным входом триггера пуска и вторым входом третьего элемента ИЛИ, выход которого соединен с входоь: установки первого счетчика, 5 332 322 6 информа!1ионные входы которого подклю- ния числа разрядов тестового слова чены к шине задания числа состояний контролируемого логического блока в каждом разряде теста контролируе- подключены информационные входы втомого логического блока к шине зада- рого, счетчика.

Э

133? 322

Составитель А. Сиротская

Техред Л. Сердюкова Корректор М. Демчик

Редактор Е.Папп

Заказ 3834/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4