Устройство для селективного измерения сопротивления изоляции электрических сетей

 

Изобретение поэволяет повысить помехоустойчивость процесса измерения . Устройство содержит источник I постоянного напряжения, коммутатор 2, фильтр 3, сумматор 5, блоки 7 и 8 памяти , блок 9 вычитания, блок 10 индикации , синхронизатор 11 и полупроводниковый преобразователь 12. Введение интегратора 6 позволяет за счет интегрирования тока утечки уменьшить влияние переменной составляющей на выходное напряжение измерительного преобразователя тока утечки, в качестве которого используется сумматор токов фаз. 1 ил. (Л П+::-сЛ ||Ц |сл Ikiisil т СО ю ел оо Ей Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (Sl) 4 G 01 В. ?7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОГ1ИСАНИЕ ИЗОБРЕТЕНИЯ, Н ABTOPCHOMV CBMQETEllbCTB Y " / (21) 3946768/24-21 (22) 26.08.85 (46) 23.07.87. Бюл. Ф 27

172) А,П. Синегубов, А.В. Портянников и В.С ° Лебедев (53) 621.317.3(088.8) (56) Известия Северо-Кавказского научного центра высшей школы.-Технические науки, 1978, Ф 2, с.18-21.

Промышленная энергетика, 1979, У 10, с.53-56.

Лачин В.И. и др. Селективный контроль сопротивления изоляции автономных электроэнергетических систем постоянного тока. — Известия ВУЗов.

Электромеханика, 1976, Ф 7, с.762769.

„„SU„„1325377 А1 (54) УСТРОЙСТВО ДЛЯ СЕЛЕКТИВНОГО ИЗМЕРЕНИЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ ЭЛЕКТРИЧЕСКИХ СЕТЕЙ (57) Изобретение позволяет повысить помехоустойчивость процесса измерения. Устройство содержит источник 1 постоянного напряжения, коммутатор 2, фильтр 3, сумматор 5, блоки 7 и 8 памяти, блок 9 вычитания, блок 10 индикации, синхронизатор 11 и полупроводниковый преобразователь 12, Введение интегратора 6 позволяет эа счет интегрирования тока утечки уменьшить влияние переменной составляющей иа выходное напряжение измерительного преобразователя тока утечки, в качестве ф которого используется сумматор токов фаз. l ил.

132537

Изобретение относится к области электрических измерений, а именно к измерениям сопротивления изоляции, и может быть использовано для селек() тивного контроля сопротивления изоляции гальванически связанных электрических сетей постоянного и переменно.— го тока, изолированных от "земли" как обесточенных, так и находящихся в рабочих режимах.

Цель изобретения — повышение помехоустойчивости за счет уменьшения влияния. на результат измерения помехи переменного тока. 15

На чертеже приведена функциональная схема устройства для селективного измерения сопротивления изоляции электрических сетей.

УсТроАсТВо содержит источник 1 по 2U стоянного напряжения, выходы которого соединены с первым и вторым входами коммутатора 2, первый выход которого через фильтр 3 подключен к фазам контролируемой сети 4, второй выход 25 коммутатора 3 заэемлен, сумматор 5 токов фаз, вход которого индуктивно связан с фазами контролируемого участка сети, выход сумматора 5 токов фаз подключен к первому ..входу интегратора 6, Выход первого блока 7 памяти соединен с первым входом второго блока 8 памяти. Вход блока 9 вычитания соединен с входом блока 10 индикации. Первый выход синхронизатора Il

35 соединен с управляющим входом комму" татора, второй выход синхронизатора

11 соединен с первыми входами первого блока 7 памяти и блока 9 вычитания, второй вход которого соединен с выходом первого блока 7 памяти. Выход второго, блока 8 памяти соединен с третьим входом блока 9 вычитания» а второй вход второго блока 8 памяти соединен с третьим выходом синхронизатора Il, четвертый выход которого соединен с вторым входом интегратора б, Кроме того, на чертеже изображены полупроводниковый преобразователь 12 5О и сопротивления 13 и 14 изоляции и емкости 15 и 16 соответственно на стороне переменного и постоянного тока контролируемого присоединения 17, Устройство pR60TBQT следующим образом, От источника 1 через коммутатор

2, управляемый синхронизатором 11, и фильтр 3 на контролируемую сеть 4 от7 2 носительно "земли" подается импульсное напряжение U . Ток утечки i>(t), обусловленный напряжением Ц и напряжениями Ц, U, вызванными нессиметрией сопротивлений 13 и 14 изоляции соответственно на стороне переменного и постоянного тока контролируемого присоединения 17, поступает на вход сумматора 5 токов фаэ.

= K„I „1 К I „+ IocosQ)t, (1) где Iu — постоянная составляющая тока утечки 1 (), обусловленная напряжением U источника; I„ — постоянная составляющая тока утечки i„(t), обусловленная постоянной составляющей потенциала + U сети относительно "земли", величина и знак которой определяются соотношением сопротивлений

14 изоляции полюсов эа полуl проводниковым преобразователем 12 о ()

Х совы,t " "переменная составляющая тока утечки i„(t) (ток нулевой последовательности), обусловленная несимметрией сопротивлений 13 изоляции на стороне переменного тока контролируемого присоединения 17;

ыэ=2И, — круговая частота переменной составляющей i (t) тока утечки; ㄠ— эквивалентное сопротивление изоляции контролируемого присоединения 17;

К,, тп и напряжениями ци1 цр соответственно.

Сигнал i (1) с выхода сумматора 5 токов фаз поступает на вход интегратора 6. Напряжение Ug„ (t) на выходе интегратора 6 пропорционально интег-. ралу от суммарного тока утечки iy(t) на его входе за время Т:

I цбих () - Ьх () 1 ("1 м б 0

+ К 1„+ I. Сов сдф)Й (1 -

1325377 т

I, coss tdt, (2) 15 (3) „, на входе интег- Z5 ратора 6, показывает, что эффективность подавления переменной составляющей тока утечки i, (t) на выходе интегратора

6 зависит от времени интегрирования и частоты у переменной составляющей о тока утечки, чем они больше, тем эффективность выше.

Принимая во внимание то, что частота р переменной составляющей i,(t) тока утечки (помехи) в контролируе- 35 мой сети всегда известна, то в зависимости от нужного соотношения р сигнал-помеха на выходе интегратора 6 можно всегда выбрать необходимое время интегрирования Т и, следовательно

40 уменьшить переменную составляющую

i o«) тока утечки на выходе интегратора 6 до такой степени, что выражение (2) примет вид

По окончании записи напряжения

U в первый блок 7 памяти в блоif1 ке 9 вычитания по команде синхронизатора 11 осуществляется операция алгебраического вычитания: ((К ти + Кг в) (К I„+ K2Ii1)j Т КТ„, (5) о где Т вЂ” время интегрирования.

Так как переменная составляющая

i0(t) тока утечки представляет собой периодическую функцию, то из,выражения (2) следует, что, по сравнению с постоянной составляющей (K I + K I ), она вызывает с течением времени не накопление сигнала на выходе интегратора 6, а лишь его колебания. Кроме того, соотношение сигнал-помеха на выходе интегратора 6 (K„ Iи+ К2 I „)T

) т

1 Io соэ(о, СйС о (K 1- и + Кг Iл,)Тю, I sin

К1Т И + 1 -2 IA где . Т соотношение

Т,sin(0 Т сигнал-помеха и,,„(t) = (К,IÄ + К IÄ)T +

+ iþ(t)dt "- (K I „+ K2Iï)T., (4) р

По окончании времени t Т, прошедшего с начала интегрирования и необходимого для подавления переменной составляющей i> (t) тока утечки, сигнал с четвертого выхода синхрони> затора 11 поступает на второй вход интегратора 6 и переводит его из режима "Интегрирование" в режим "Хранение". После этого по сигналу син-, хронизатора ll, поступающему с его второго выхода на первый вход первого блока 7 памяти, напряжение U., 1 пропорциональное среднему значению тока утечки igt) за данный i-й полупериод, записывается с выхода интегратора 6 в первый блок 7 памяти:

U; 1-1 (t) (К1I K2 Ih) T

По истечении времени, необходимого.для записи напряжения в первый блок 7 памяти, с первого выхода синхронизатора 11 поступает сигнал на управляющий вход коммутатора 2, который меняет полярность напряжения

U источника 1 на противоположную

i полярности в предыдущем i-и полупериоде и начинается следующий (г.+1)-й полупериод напряжения U и новый цикл измерения тока утечки «).

По истечении времени, прошедшего после начала (i+1)-ro полупериода и необходимого для перезаряда емкостей

15 и 16 контролируемой сети 4, сигнал с четвертого выхода синхронизатора 11 поступает на второй вход интегратора

6 и переводит его в режим интегрирования, предварительно установив его в исходное состояние, Через время

t = Т, прошедшее с начала интегрирования и необходимое для подавления переменной составляющей р() тока утечки, сигнал с четвертого выхода синхронизатора ll переводит интегратор 6 из режима "Интегрирование" в режим "Хранение". По сигналам синхронизатора, поступающего с третьего выхода на второй вход второго блока

8 памяти и с второго выхода на первый вход первого блока 7 памяти, напряжение U из первого блока 7 памя1 ти переписывается во второй блок 8 памяти, после чего напряжение U!,„ Ф пропорциональное среднему значению тока утечки г. () за текущий (i+1)-A аолупериод, записывается с выхода интегратора 6 в первый блок 7 памяти:

U+, Ueaix;+, (t) (K,I„+ К2I„)T.

7 6 повысить помехоустойчивость устрой132537 ства.

Формула изобретения

Устройство для селективного измеПо истечении времени, еееобходимого для записи напряжения U. u U ..„„

1 iÍ соответственно во второй и первый блоки памяти и выполнения блоком 9 вычитания операции алгебраического вычитания, с первого выхода синхронизатора ll поступает сигнал на управляющий вход коммутатора 2, который меняет полярность напряжения источника 1 на противоположную его полярность в предыдущем (i+1)-м полупериоде и начинается следующий (i+2)-6 полупериод напряжения U u новый цикл измерения тока утечки.

Составитель Б, Тогунов

Техред В.Кадар Корректор,Е. Рошко

Редактор Е, Папп

Заказ 3102/39 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д.4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 где К вЂ” коэффициент пропорциональности между составляющей тока утечки I и напряжением М11,„ на выходе блока 9 вычитания.

Результат вычитания п на 5 вход блока 10 индикации и, как видно из (5), пропорционален составляющей тока Т„ утечки, обусловленной постоянным напряжением U„ источника и, следовательно, сопротивлению r иэо1О ляции контролируемой сети °

Таким образом, введение в устройство селективного измерения сопротивления изоляции интегратора позволяет за счет интегрирования тока утечки уменьшить влияние переменной составляющей на выходное напряжение измерительного преобразователя тока утечки, в качестве которого используется сум- 35 матор токов фаэ, и, как следствие, рения сопротивления изоляции электрических сетей, содержащее источник постоянного напряжения, выходы которого соединены с первым и вторым входами коммутатора, первый выход которого через фильтр подключен к фазам контролируемой сети, второй выход коммутатора заэемлен, а управляющий вход коммутатора соединен с . первым выходом синхронизатора, второй выход которого соединен с первыми входами первого блока памяти и блока вычитания, второй вход которого соединен с выходом первого блока памяти и первым входом второго блока памяти, второй вход которого соединен с третьим выходом синхронизатора, а выход второго блока памяти — с третьим входОм блока вычитания Выход кОтО рого соединен с входом блока индикации, сумматор токов фаз, вход которого индуктивно связан с фазами контролируемой сети, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости, в него введен интегратор, первый вход которого соединен с выходом сумматора токов фаэ, второй вход — с четвертым выходом синхронизатора, а выход интегратора соединен с вторым входом первого блока памяти.