Устройство микропрограммного управления

 

Устройство относится к области вычислительной техники и может быть применено в центральных процессорах в качестве управляющих блоков. Цель изобретения - сокращение объема блока управляющей памяти за счет уменьшения адресной части микрокоманды. Устройство содержит три адресньк регистра , четыре блока управляющей памяти , коммутатор, регистр микрокоманд , три дешифратора, две группы элементов и восемь элементов ИЛИ,семнадцать элементов И, девять элементов НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.Введение адресного регистра, шести элементов НЕ, одиннадцати элементов И, шести элементов ИЛИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ приводит к достижение цели., 4 ил. 1 (Л

СО(ОЗ СО8ЕТСНИХ

СО(.1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Ai (19) (111 (511 4 G 06 F 9 22

OllHCAHHE ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4021686/24-24 (22) 12.02.86 (46) 07.07.87 ° Бюл. !l 25 (72) Ю.М.Пшеницын (53) 681.3 (088,8) (56) Авторское свидетельство СССР

У 1005050, кл. G 06 F 9/22, 1983.

Блок микропрограммного управления

ЭВМ ЕС-1045, ЩК 1,700.026. (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Устройство относится к области вычислительной техники и может быть применено в центральных процессорах в качестве управляющих блоков. Цель иэобретения — сокращение объема блока управляющей памяти эа счет уменьшения адресной части микрокоманды, Устройство содержит три адресных регистра, четыре блока управляющей памяти, коммутатор, регистр микрокоманд, три дешифратора, две группы элементов и восемь элементов ИЛИ,семнадцать элементов И, девять элементов НЕ и элемент ИСКДОЧАЮЩЕЕ ИЛИ.Введение адресного регистра, шести элементов НЕ, одиннадцати элементов И, шести элементов ИЛИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ приводит к достижению цели.. 4 ил.

132227

Изобретение относится к вычислительной технике и может быть применено в центральных процессорах в качестве управляющего блока.

Цель изобретения — сокращение объема блока управляющей памяти sa счет уменьшения адресной части микрокоманды.

На фиг, 1 приведена структурная схема устройства микропрограммного управления; на фиг. 2 — функциональная схема блока анализа перехода; на фиг. 3 — временная диаграмма работы этого устройства; на фиг ° 4 — блоксхема алгоритма работы.

t5 отне гственно.

Блок анализа перехода (фиг. 2) содержит шесть элементов И!И 34-39, пять элементов НЕ 40-44, десять эле" ментов И 45-54 и элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 55.

Условия формирования блоков управляющей памяти: первый блок формирует- 45 ся из микрокоманд ветвлений на четыре направления", второй блок формируется иэ микрокоманд ветвлений на три направления (с принудительным переходом); третий блок формируется из микрокоманд ветвлений па два нап" равления с возможными значениями бит

11,12 адреса ХО или Х1; четвертый блок формируется из микрокоманд ветвлений на два направления с возможными значениями бит !1, !2 адреса

ХО или Х1, Блок 28 анализа перехода по значению кода н битах 9,10,11-!5 и 16

Устройство микропрограммного управления (фиг.l) содержит первый второй 2 и третий 3 адресные регист- 20 ры, первый 4, второй 5, третий 6 и четвертый 7 блоки управляющей памяти, коммутатор 8, регистр микрокоманд 9, первый 10 второй 11 и третий 12 деЭ

25 шифраторы, первую 13 и вторую 14 группы элементов И, первый 15 и второй 16 элементы ИЛИ, перный 17, второй 18, третий

19, четвертый 20, пятый 21, шестой

22 и седьмой 23 элементы И, первый

24, второй 25, третий 26 и четвертый 30

27 злементы НЕ, блок 28 анализа переходя и подключается к внешним цепям с помощью шин 29-31 "Установка адреса, иУстанонка регистраи и "×òåíèå" соответственно, а также группой шин 35

32 и 33 "Условие 1" и "Условие 2" со9 г

20 текущей микрокоманды, которая находится н регистре микрокоманд 9, вырабатывает разрешение на выбор соответствующего блока управляющей памяти, Это разрешение фиксируется в третьем адресном регистре 3 по сигналу на шине 29 "Установка адреса".По сигналу на шине 31 происходит выбор соответствующего блока управляющей памяти.

Следующая микрокоманда выбирается из первого блока управляющей памяти, если н текущей микрокоманде нет принудительного перехода (т,е ° коды в битах 9, 10 не равны 01 или

l0) а в битах 11-15 и 16-20 коды условного перехода; из второго блока, если н текущей микрокоманде в битах

ll † и 16-20 коды условных переходов, а биты 9,10 имеют значение 01 или 10; из третьего блока, если в текущей микрокоманде в битах 11-15 код условного перехода, а в битах 16-20 код безусловного перехода; из четвертого блока, если в текущей микрокоманде н битах 11-15 код безусловного перехода, а в битах 16-20 код условного перехода °

Каждую микрокоманду можно адресовать и первых трех блоках безусловным переходом. Выбор блока определяется кодом в битах 9,10 регистра микрокоманд (00,01,10) °

Чтобы адресовать микрокоманду безусловно н четвертом блоке, необхоМо в битах 9,10 регистра микрокоманд иметь код 01 и выпол последнее условие формирования блоков управляющей памяти.

Биты 11 и 12 регистра адреса формируются при безусловном переходе по значению бит 15 и 20 регистра микрокоманд. При кодах безусловного перехода в битах 11 — 15 и 16-20 регистра микрокоманд или в битах 11-15 безусловного, а в битах 16-20 условного перехода коды принудительного перехода в битах 9,10 не имеют смысла, поэтому их значение можно использовать для выбора соответствующего блока управляющей памяти при адресации микрокоманды безусловным переходом.

Ф о р м у л а и з о б р е т е н и я

Устройство микропрограммного управления, содержащее первый и второй

) 322279 адресные регистры, с первого по четвертый блоки управляющей памяти, коммутатор, регистр микрокоманд, с первого по третий дешифраторь(, первую и вторую группы из N элементов И 5 (где 1) — разрядность кода логических условий), с первого по шестой элементы И, с первого по третий элементы

HE первый и второй элементы ИЛИ,причем выход первого адресного регист- 10 ра соединен с адресными входами с первого по четвертый блоков управляющей памяти, выходы первого, второго, третьего и четвертого типов микрокоманд которых подключены соответ- 15 ственно к первому, второму, третьему и четвертому информационным входам коммутатора, выход которого соединен с информационным входом регистра микрокоманд, выход поля немодифицируе- 20 мой части адреса которого соединен с информационным входом первого адресного регистра, выходы первого и второго полей логических условий регистра микрокоманд соединены соответ- 25 ственно с информационными входами первого и второго дешифраторов, выход первого признака принудительного перехода регистра микрокоманд соединен с входом первого элемента НЕ и 30 с первым входом шестого элемента 11, выход второго признака принудительного перехода регистра микрокоманд сое— динен с входом второго элемента HF u с первым входом пятого элемента И, 35 выходы первого и второго элементов

HF. соединены с вторыми входами пятого и шестого элементов И, выходы которых соединены с первым и вторым входами второго элемента ИЛИ, выход 40 которого и выход первого элемента

ИЛИ объединены и подключены к информационному входу второго адресного регистра, выход которого соединен с информационным входом третьего дешиф- 45 ратора, выход которого подключен к управляющему входу коммутатора, с первого по N-й выходы первого дешифратора соединены с первыми входами элементов И соответственно с первого по N-й первой группы, вторые входы которых соединены с входами логических условий устройства первой группы, вьгходы элементов И с первого по N-;(первой гру пь(соединень! сооТ- 55 ветственно с первого по N-й входами первого элемента ИЛИ, (N+1)-й вход которого соединен с (N+1) -м выходом первого деши(((ратора, с первого по

N é вьгходы второго дешифратора сое— динены с первыми входами элементо((И соответственно с первого по N-й второй группы, вторые входы которых соединены с входами логических условий второй группы устройства, выхо— ды элементов и с первого по N-й второй группы соединены с cooтветственно третьего по (N+2) -й входами второго элемента И.П1, (N+3) — и вход которого соединен с (N+))-M выходом второго дешифратора, первый вход синхронизации устройства соединен с синхровходами первого и второго адресных регистров, второй синхровход устройства соединен с первыми входами с первого по четвертый элементов И, третий синхровход устройства соединен с синхровходом регистра микрокоманд, выход первого элемента И))И соединен с третьим входом шестого и через третий элемент НЕ с третьим входом пятого элементов И, о т л и ч а ю m е е с я тем, что, с целью сокращения объема блока памяти за счет уменьшения адресной части микрокоманды, оно содержит третий адреснь(й регистр, элемент ИСК. ))()ЧЛКЙ)ЕЕ ИЛИ, с третьего по восьмой элементы ИЛИ, с четвертого по девятый элементы НЕ, с седьмого по семнадцатый элементы И, причем выход старшего разряда второго поля логических условий регистра микрокоманд соединен с первым входом седьмого элемента И, выход которого соединен с (N+4)-м входом второго элемента ИЛИ, (N+1) é и (N+2) é выходы первого дешифратора соединены соответственно с первым и вторым входами третьего элемента ИЛИ (N+1) -й и (N+2) -й выходы второго дешифратора соединены соответственно с первым и вторым входами четвертого элемента

ИЛИ, выход первого признака принудительного перехода регистра микрокоманд соединен с входом пятого элемента HF. с первыми входами элемента ИСКЛЮЧЛЮ1(1ЕЕ ИЛИ и восьмого элемента И, выход второго признака принудительного перехода регистра микрокоманд соединен с входом шестого элемента НЕ, с первым входом десятого элемента И и с вторым входом элемента ИСКЛ)ОЧАЮИЕЕ ИЛ1, выход которого соединен с первым входом одиннадцатого элемента И и через восьмой элемент HF. с первыми входами шестнадца1322279 того и семнадцатого элементов И, выходы которых соединены соответственно с первыми входами восьмого и пятого элементов ИЛИ, выход пятого элемента НЕ соединен с первым входом девятого и вторым входом десятого элементов И, выход которого соединен с первым входом двенадцатого элемента И, выход которого соединен с первым входом шестого и вторым входом восьмого элементов ИЛИ, третий вход которого соединен с первым входом седьмого элемента ИЛИ и выходом четырнадцатого элемента И, первый вход которого соединен с первыми входами двенадцатого, тринадцатого элементов И, с вторым входом девятого элемента И, с выходом четвертого элемента ИЛИ и через девятый элемент НЕ с первым входом пятнадцатого и вторыми входами семнадцатого и одиннадцатого элементов И, третий вход которо.го соединен с выходом седьмого элемента НЕ, с вторым входом тринадцатого и третьим входом семнадцатого элементов И, выход шестого элемента

НЕ соединен с третьим входом девятого и с вторым входом восьмого элементов И, выход которого соединен с вторым входом четырнадцатого элемента

И, третий вход которого соединен выходом третьего элемента ИЛИ, с входом седьмого элемента HF. с вторым входом пятнадцатого и с третьими входами двенадцатого и четырнадцатого элементов И, выходы одиннадцатого, 10 тринадцатого и пятнадцатого элементов И соединены соответственно с вторыми входами шестого, седьмого элементов ИЛИ и шестнадцатого элемента И, выходы шестого, пятого и седь15 мого элементов ИЛИ и выход пятнадцатого элемента И объединены и соединены с информационным входом третьего адресного регистра, синхровход и выходы которого соединены соответ20 ственно с первым синхровходом устройства и вторыми входами с первого по четвертый элементов И, выход восьмого элемента ИЛИ соединен с третьими входами элементов И второй груп25 пы, через четвертый элемент НЕ с вторым входом седьмого и с четвертыми входами пятого и шестого элементов И.!

322279

1322279 и+!

Сигнал на

Ькабе 50

Сигнал не

&кобе 5!

Сиснал на

&кобе 70

- йыкоб блока д

Фис. d

Начат

rrem игнал а дгоде 50 ° r

da регистр нилролонанд

darocumcr одна ио о ° нилролонанд с/амоса лоян лало а оУ нет игнал а Crude 70 ° !!

da анссение am - pat. яки У д перона а рос

Кто ой аУес ее.сд

dumak нет,10 коде!

Оа

О .нллдл е дитаг

6-7 ранен Уко егусл лере нст tI

dum гд аялл леди ил rr да

00 ерР !а ло ro до umartl

j йляе

Чтение якн иэ 7-с блока ипраблрющей палнти о!

Р дй!ока Упри нЮщеи паунти

Стоп

? ба

0r!ag

Фиг. е

ВНИИПИ Заказ 2865/45 Тираж 672 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 нет иена на dkoaeд! лтение) да

dumar

r-l г нля с лод егесл. rtptr, нет 0

Чтение ееикрдко - Чтение никроКОнан0ыие Ф» блока нанбы ио б юблока еблюецсй narrrm и одлююигеи памяти

УстаноЬка Ьит 1!и

l7 адреса б регистре адреса 2по дначснию бит !5и20Ра еекее У