Устройство для решения систем алгебраических уравнений

 

Изобретение относится к гибридной вычислительной технике и нредназначено для решения систем алгебраических уравнений с произвольной невырожденной матрицей коэффициентов . Цель изобретения - повьшение быстродействия и расширение класса решаемых задач. Устройство содержит блок 1 формирования коэффициентов уравнений, состоящий из группы R-ce- ток 2, два коммутатора 4 и 8, группу кодоуправляемых источников 3 тока , квадратор 7, группу блоков 9 памяти, сумматор 10, аналого-цифровой преобразователь 6 и цифровой вычислительный блок 5, состоящий из микроэвм, двух выходных регистров и входного регистра. Устройство позволяет повысить быстродействие и расширить класс решаемых задач за счет возможности решения нелинейных систем алгебраических уравнений. 2 ил. О S (Л с Ё со ГчЭ О 00 Is5 О

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1320820 (д 1 С 06 С 7/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 1Ф ь

1 s

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н Д BT0PCHOIVIV СВИДЕТЕЛЬСТВУ (21) 3863546/24-24 (22) 26.11.84 (46) 30.06.87. Бюл. ¹ 24 (71) Казахский государственный университет им. С.M.Êèðîâà (72) А.Т.Лукьянов, М,Г.Литвиненко и А.T.Ëþáóøêèí (53) 681.333(088.8) (56) Фадеев Д.К. и Фадеева В.Н.

Вычислительные методы линейной алгебры, И.:. Физматгиз, 1960.

Авторское свидетельство СССР

¹ 166150, кл. С 06 G 7/34, 1963. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕИ

АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ (57) Изобретение относится к гибридной вычислительной технике и предназначено для решения систем алгебраических уравнений с произвольной невырожденной матрицей коэффициентов. Цель изобретения — повышение быстродействия и расширение класса решаемых задач. Устройство содержит блок 1 формирования коэффициентов уравнений, состоящий из группы R-сеток 2, два коммутатора 4 и 8, группу кодауправляемых источников 3 тока, квадратор 7, группу блоков 9 памяти, сумматор 10, аналого-цифровой преобразователь 6 и цифровой вычислительный блок 5, состоящий из микроЭВИ, двух выходных регистров и входного регистра. Устройство по-. зволяет повысить быстродействие и расширить класс решаемых задач за счет возможности решения нелинеиных систем алгебраических уравнений.

2 ил, 132

Изобретение относится к гибридной вычислительной технике и предназначено для решения систем алгебраических уравнений с произвольной матрицей коэффициентов. Цель изобретения — повышение быстродействия и расширение класса решаемых задач.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — схема алгоритма работы блока 5.

Устройство содержит блок 1 формирования коэффициентов уравнений состоящий из N+1 R-сеток 2, группу Г!+1 кодоуправляемых источников 3 тока, первый коммутатор 4, цифровой вычислительный блок 5, аналого-цифровой преобразователь 6, квадратор 7, второй коммутатор 8, блоки 9 памяти, су матор 10; Цифровой вычислительный блок 5 содержит микроЭВМ, два выходных регистра и входной регистр.

Устройство работает следующим образом.

1 шаг. В блок 5 (фиг. 2) задаются величины Х р 3=1, N А, В, Е, где I. — Начальные произвольные зна-! чения токов, задаваемые в кодоуправляемых источниках

3 тока (фиг. 1);

j — номер кодоуправляемого источника 3 тока, которым управляет в данный момент блок 5;

N — число неизвестных в заданной системе уравнений;

А — матрица коэффициентов заданной системы;

 — вектор свободных членов;

Š— заданная точность;

h — величина шага.

2 шаг. По первой команде блока 5 замыкаются соответствующие реле коммутатора 4 таким образом, что элементы R<,К,. . .,К„ блока 1 объединяются в последовательную цепь, причем один выход коммутатора 4 (свободный вывод резистора К,„) подключается к одному входу квадратора 7, а другой . выход (свободный вывод резистора R„) подключается к другому входу квадратора 7. Как элементы резистивной матрицы блока 1, резисторы К„,К

R „, R подключены к соответствующим

1И кодоуправляемым источникам 3 тока чение тока может быть произвольным).

0820 2

Таким образом, к входам квадратора 7 приложено напряжение!

55!

О !

p-R I -R, I -I I —...-R I .

1 N t a 1> 17 2 1 Н

Это напряжение, соответствующее невязке первой строки системы алгебраических уравнений А =В, возводится в квадрат и подается через одновходовой коммутатор 8 в первый блок

9 памяти, После этого, из блока 5 подается слецующая команда, по которой переключаются одновходовой коммутатор 8 и комму"атор 4. Теперь к входам квадратора 7 подключается последовательно цепь элементов резистивной матрицы блока 1 R R

22

К,К, а напряжение на входах квад2N ратора 7 равно p -=R Т -R I -...-К I, г И г 1 -Ъ1 Ч

Величина этого напряжения возводится в квадрат и записывается во второй блок 9 памяти, По следующей команде блока 5 в последующие блоки 9 памяти записываются квадраты величины напряжений и . ..,!с,„, соответствующие квадратам невязок каждой следующей строки заданной системы. С выхода N-входного сумматора 10 напряжение, соответствующее

М

М,1 2

1 = 1 через аналогово-цифровой преобразователь 6 поступает в блок 5, На этом

4 заканчивается 2 шаг.

3 шаг. По первой команде блока 5 значение v- =I.-Ь в виде цифрового

) кода по шине данных поступает на управляющий вход (на цифроаналоговый преобразователь) j-го кодоуправляемого источника 3 тока, По второй и следующим командам блока 5 происходит вычисление величины

Ц ,2 при у =I — h, способом, — указанным при выполнении шага 2.

4 шаг. Полученное значение суммы квадратов невязок SI сравнивается созначением II. Если полученное значение 81 меньше Г1, ro М присваивается значение полученной на 3 шаге величины суммы квадратов невязок Sl a присваивается значзние у. и опять

J идет выполнение 3 шага. Если полученное значение S! больше или равно М, то выполняется следующий 5 шаг.

5 шаг. По команде блока 5 значение у.=I +h в виде цифрового кода

J .!

?О

3 13208

l по шине данных поступает на управляющий вход соответствующего j-го кодоуправляемого источника 3 тока. По следующим командам блока 5 происходит вычисление величины и

Sl= Q y

1=1 при у =I +h способом, указанным при выполнении шагов 2,5. 121аг аналогичен 10

3 шагу, т,е. считается новое значение суммы квадратов невязок Sl с помощью аналоговых блоков предлагаемого устройства — квадратора 7, коммутатора 8, аналоговых блоков 9 памя- 15 ти и N-входового сумматора 10.

6 шаг. Полученное значение суммы квадратов невязок Sl сравнивается со значением М. Если полученное значение в меньше М, то М присваивается значение полученной на 5 mare суммы квадратов невязок Sl à I, присваива2 ется, значение у. и опять идет выполнение 5 шага, Если полученное значение Sl больше или равно M, то выполняется следующий 7 шаг.

7 шаг. Значение j (номер управляемого источника 3 тока) сравнивается с числом неизвестных N минус 1, если 2 меньше или равно Н-l, то 2= . =j+I (номер кодоуправляемого источника 3 тока, увеличивается на единицу) и идет выполнение операций с 3 шага. Если j больше N-1 (т.e. j=N), то выполняется следующий 8 шаг.

8 шаг. Значение М сравнивается с

35 заданной точностью Е. Если M меньше или равно Е, то происходит вывод результатов Х и остановка счета. Если M больше Е, то блок 5 задает ве- 40 личину Ь=Ь/2 (уменьшает шаг пополам), а j присваивает значение j =1 и идет выполнение операций с 3 шага.

Таким образом, предлагаемое устройство реализует абсолютно сходящий- 45 ся метод — метод минимизации суммы квадратов невязок, Применение квазиотрицательных резисторов в блоке 1 позволяет реализовать произвольную матрицу коэффициентов заданной системы с помощью сумматора, блоков 9 памяти, коммутатора и квадратора рассчитывается ве4 личина суммы кнадратов невязок, которая сравнивается с ее минимальной величиной, хранящейся в блоке 5. По соответствующей программе этот блок изменяет величину тока в кодоуправляемых источниках тока до тех пор, пока величина суммы квадратов невязок не становится меньше заданной степени точности, т.е. практически равной нулю.

Формула и з о б р е т е н и я

Устройство для решения систем алгебраических уравнений, содержащее коммутатор, блок формирования коэффициентов уравнений, состоящий из

N+1 R-сеток, узлы которых подключе-. ны к соответствующим N+1 группам информационных входов коммутатора, N+1 кодоуправляемых источников тока, первый и второй выводы каждого из которых соединены с первыми и вторыми группами граничных узлов соответствующей R-сетки, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия, в него введены квадратор, демультиплексор, группа из

N блоков памяти, сумматор, аналогоцифровой преобразователь и блок вычисления минимума сумм квадратов невязок, вход которого соединен с выходом аналого-цифрового преобразователя, вход которого подключен к выходу сумматора, выход признаков коэффициентов невязок блока вычисления минимума суммы квадратов невязок соединен- с входами записи N блоков памяти и с управляющими входами демультиплексора, группа выходов которого подключена к информационным входам соответствующих блоков памяти, группа выходов коэффициентов невязок блока вычисления минимума суммы квадратов невязок соединена с входами saдания величины тока кодоуправляемых источников тока и с управляющими входами коммутатора, первый и второй выходы которого подключены соответственно к первому и второму входам квадратора, выход которого соединен с информационным входом демультиплексора, выходы блоков памяти подключены к входам сумматора.

1320820

2шаг

Зшпг

4 ш02 дшаг

7шаг

Составитель В.Рыбин

Редактор И.Касарда Техред Н.Глущенко

Корректор С. Черни

Заказ 2660/52

Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4