Устройство для ввода информации

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для ввода информации в ЭВМ с клавиатуры. Цель изобретения - повышение быстродействия устройства за счет исключения ожидания окончания дребезга контактов.Устройство содержит генератор 1, мультиплексор 2, элемент 2И-ИЛИ, три триггера , четыре элемента И, счетчик 13, блок 8 памяти, дешифратор 7, группу 14 элементов коммутации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (594 G06 F 302

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н- А STOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4045238/24-24 (22) 17.01.86 (46) 23.06.87 Бюл. № 23 (72) В.П.Ткаченко и О.А.Лобазнюк (53) 681.327(088.8) (56) Патент ФРГ № 2756327, кл. G 06 F 3/02, 1979.

Авторское свидетельство СССР № 1118991, кл. G 06 F 3/02, 1983. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано для ввода информации в 3ВМ с клавиатуры. Цель изобретения — повышение быстродействия устройства за счет исключения ожидания окончания дребезга контактов.Устройство содержит генератор 1, мультиплексор 2, элемент 2И-ИЛИ, три триггера, четыре элемента И, счетчик 13, блок 8 памяти, дешифратор 7, группу 14 элементов коммутации. 1 ил.

Изобретение относится к вычислительной технике и автоматике и может быть использовано для ввода информации в 3ВМ с клавиатуры.

Цель изобретения — повышение быст- 5 родействия устройства. за счет исключения ожидания окончания дребезга контактов.

На чертеже изображено и предлагаемое устройство. 10

Устройство для ввода информации оодержит генератор 1, мультиплексор 2, элемент 2И-ИЛИ 3, триггер 4, элемент И 5, триггер 6, дешифратор .7, блок 8 памяти, элементы И 9-11,триггер 12, счетчик 13 и группу 14 элементов коммутации.

Устройство работает следующим образом. 20

Блок 8 памяти содержит матрицу триггерных ячеек, состояние которых после включения электропитания не определено. Поэтому в устройстве предусмотрен режим начальной установки, при котором в ячейки блока 8 памяти производится запись логических "0", поступающих на четные входы (0,2, 4,6...) мультиплексора 2, запись производится в те ячейки блока 8 памя- 30 ти, которые находятся в единичном состоянии.

В режим начальной установки устройство переходит при включении питания. С генератора 1 импульсы поступают на второй вход триггера 4, работающего в режиме деления частоты.

Дешифратор 7 предназначен для организации сетки импульсов, обеспечиваю-. ,щих работу устройства. С первого выхода триггера 4 импульсы поступают на первый вход элемента И 11, открытый по второму входу логической "1", и далее на вход счетчика 13, работающего в режиме суммирования. Д5

При включении питания и поступления первого импульса от генератора 1, с третьего выхода дешифратора 7 импульс логического "0" поступает на второй вход триггера 6, устаЭ навливая его в нулевое состояние, что обеспечивает подачу логического "0" на первый вход блока 8 памяти — режим считывания. С выхода счетчика 13 код адреса поступает на входы группы (адресные входы) блока 8 и на входы второй группы коммутатора 1, обеспечивая последовательный опрос состояния триггерных ячеек

17 2 блока 8 и информационных входов мультиплексора 2. Г!ри опросе четных входов мультиплексора 2 (что соответствует логическому "0" младшего разряда кода адреса) сигнал логической

"1" с выхода мультиплексора 2 поступает на соответствующие два входа элемента 2И-ИЛИ 3„ на другие два входа которого поступает сигнал логического 0 с младшего разряда счетчика 13. На третью пару входов элемента 2И-ИЛИ поступает сигнал неопределенного состояния с выхода блока 8 памяти. При поступлении логической "1" с выхода блока 8 памяти на соответствующие два входа элемента 2И-ИЛИ, на выходе устанавливается логическая "1", поступающая на первый вход элемента И 5;

При подаче логической " 1" с первого выхода дешифратора 7 на второй вход элемента И 5 происходит переключение триггера 6 в единичное состояние, сигнал логической "1" с выхода которого устанавливает режим записи блока 8 памяти и открывает первый вход элемента И 9, при поступлении логической " 1" на второй вход которого с второго выхода дешифратора 7 вырабатывается сброс записи, поступающий на третий вход блока 8 памяти и устанавливающий соответствующую триггерную ячейку в нулевое состояние. Аналогично происходит установка в нулевое состояние триггерных ячеек блока 8 памяти по остальным адресным входам.

При поступлении логического "0 1 с выхода блока 8 памяти в режиме начальной установки записи новой информации не происходит. При срабатывании любого элемента группы 14 элементов коммутации логический "0" с нормально разомкнутых контактов поступает на. соответствующий вход мультиплексора 2, с выхода которого логическая " 1" поступает на два входа элемента 2И-ИЛИ, на другие два выхода которого поступает логическая

"1" первого разряда выхода счетчика 13 (логическая " 1" в.младшем разряде кода соответствует опросу нечетных входов коммутатора), на следующие два входа поступает логический "0" с выхода блока 8 памяти, открывая по первому входу элемент

И 5, при приходе логической " 1" на

1319017

20 второй вход которого переключается триггер 6, который устанавливает режим записи блока 8 памяти и через открытый по первому входу элемент

И 10 переключает триггер 12, с прямо- 5 го выхода которого логическая " 1 поступает на выход готовности устройства, с инверсного выхода триггера 12 логический "0" запрещает счет импульсов счетчиком 13. Приняв сиг- 10 нал готовности кода с выхода готовности устройства, управляющая ЭВМ считывает информацию с выходов устройства, выдает на вход перезапуска устройства импульс, по которому 15 триггер 12 устанавливается в нулевое состояние и разрешает дальнейшее прохождение тактовых импульсов через элемент И 11 на вход счетчика 13. При приходе логической "1" со второго выхода дешифратора 7 на вход элемента И 9 на его выходе появляется строб записи логической

"1" в блок 8 памяти. При приходе логического "0" с третьего выхода дешифратора 7 на вход сброса триггера 6 происходит его установка в нулевое состояние и устанавливается режим считывания на блоке 8 памяти. При отпускании нормально разомк- 30 нутых контактов датчика и срабатывании нормально замкнутых контактов цикл записи информации в блок 8 памяти повторяется. Этот цикл аналогичен режиму начальной установки при 35 включении устройства, в этом случае в соответствующий адрес блока 8 памяти записывается логический "0".

Ф о р м у л а изобретения

Устройство для ввода информации, 40

Ъ содержащее генератор, счетчик, блок памяти, первый триггер, мультиплексор, блок памяти, два элемента И и группу элементов коммутации, выход генератора соединен со счетным вхо- 45 дом первого триггера, прямой выход первого триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом, счетчика, выход первого раз- 50 ряда счетчика соединен с информационным входом блока памяти и с первым . разрядом адресного входа мультиплексора, выходы разрядов с второго по п-й счетчика соединены, с разряда- 55 ми с второго по п-й адресного входа мультиплексора и с разрядами с первого по (n-1) -й адресного входа блока памяти, выход второго элемента И соединен с входом строба блока памяти, выходы элементов коммутации группы соединены с информационными входами мультиплексора, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства за счет. исключения ожидания окончания дребезга контактов, в него дополнительно взедены дешифратор, два триггера, два элемента И, элемент 2И-ИЛИ, причем выход генератора соединен с первым информационным входом дешифратора, выход первого триггера соединен с вторым информационным входом дешифратора, инверсный выход второго триггера соединен с вторым входом первого элемента И, прямой выход второго триггера является выходом признака готовности устройства, вход сброса второго триггера является входом перезапуска устройства, информационный вход второго триггера соединен с входом логической единицы устройства, выход третьего элемента И соединен с входом синхронизации второго тригГера, первый вход третьего элемента И соединен с информационным входом блока памяти и с первым прямым входом первой группы элемента

2И-ИЛИ и инверсным входом второй группы И элемента 2И-ИЛИ, выход элемента 2И-ИЛИ соединен с первым входом четвертого элемента И, выход которого соединен с входом синхронизации третьего триггера, прямой выход которого соединен с входом чтения-записи блока памяти, с первым входом второго элемента И и с вторым входом третьего элемента И, информационный вход третьего триггера соединен с входом логической единицы устройства, инверсный выход мультиплексора соединен с вторым прямым входом первой группы элемента 2И-ИЛИ и с первым прямым входом второй группы элемента 2И-ИЛИ, выход блока памяти соединен с инверсным входом первой группы элемента 2И-ИЛИ и с вторым прямым входом второй группы элемента 2И-ИЛИ,,первый и второй выходы дешифратора соединены с вторыми входами четвертого и второго элементов И соответ ственно, третий выход дешифратора соединен с входом сброса третьего триггера, выход счетчика является выходом устройства.