Система передачи и приема асинхронных цифровых сигналов

 

Изобретение относится к электросвязи и обеспечивает повышение помехозащищенности и упрощения системы путем исключения ряда блоков. Устройство содержит на передающей стороне источники цифровык сигналов, блок асинхронного сопряжения, делитель частоты, преобразователь кода, приемник циклового синхросигнала-, регистр памяти и корректор символов; на приемной стороне - делитель частоты , регенератор сигнала, регистр записи, декодер, регистр считывания, блок асинхронного сопряжения, приемник команд согласования, включенный между выходом регистра записи и третьим входом блока асинхронного сопряжения. 1 табл., 2 ил. 00 О) 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11> (51) 4 Н 04 J 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АBTOPCHÎMV СВИДЕТЕЛЬСТВУ (21) 4002931/24-09 (22) 06.01.86 (46) 15.06.87. Бюл. 9 22 (72) Д.Г.Тунев (53) 621.391.3 (088.8) (56) Патент Великобритании 9 1524797, кл. Н 04 J 3/00, 1978. (54) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА

АСИНХРОННЫХ ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи и обеспечивает повышение помехозащищенности и упрощения системы путем исключения ряда блоков. Устройство содержит на передающей стороне источники цифровых сигналов, блок асинхронного сопряжения, делитель частоты, преобразователь кода, приемник циклового синхросигнала, регистр памяти и корректор символов; на приемной стороне — делитель частоты, регенератор сигнала, регистр записи, декодер, регистр считывания, блок асинхронного сопряжения, приемник команд согласования, включенный между выходом регистра записи и третьим входом блока асинхронного сопряжения. i табл., 2 ил.

1 131767

Изобретение относится к электросвязи и может использоваться для передачи двух асинхронных потоков по одному каналу связи, оборудованному регенераторами пятиуровневого сигнала.

Цель изобретения — повышение помехозащищенности и упрощение системы.

На фиг.1 изображена структурная электрическая схема передающей стороны системы; на фиг.2 — схема приемной стороны предложенной системы.

Система передачи и приема асинхронных цифровых сигналов содержит на передающей стороне источники 1 и 2 цифровых сигналов, блок 3 асинхронного сопряжения, делитель 4 частоты, преобразователь 5 кода, приемник 6 циклового синхросигнала, ре— гистр 7 памяти и корректор 8 символов, на приемной стороне — делитель 9 частоты, регенератор 10 сигнала, регистр 11 записи, декодер 12, регистр 13 считывания, блок 14 асин.2S хронного сопряжения,„ приемник 15 команд согласования.

Система передачи и приема асинхронных цифровых потоков работает следующим образом. 30

Источник 1 генерирует тактовый и информационный сигналы. Последний записывается в блоке 3 асинхронного сопряжения со скоростью следования символов тактового сигнала, а считывается со скоростью сигнала, формируемого на тактовом выходе источника

2к на информационном выходе которого вырабатывается сигнал, который содержит, согласно рекомендации NKKTT G

751, в структуре цикла длиной 2928 бит синхросигнал вида 111110100000.

Приемник 6 циклового синхросигнала осуществляет поиск последнего сигнала во втором цифровом потоке и формирует 45 сигнал установки делителя 4 частоты, в котором из тактового сигнала путем деления на 8 формируется сигнал, который для регистра 7 памяти является сигналом частоты считывания, а при делении на 2928 — сигнал огибающей команд согласования для блока 3 асинхронного сопряжения, в котором происходит преобразование скорости следования символов первого цифрового потока. Согласно рекомендации МККТТ G

751 тактовые частоты цифровых потоков от четверичных систем передачи могут отличаться на 2 х 139264.10 кГц—

4 2

2,8 кГц.Таким образом, если скорость следования символов в первом цифровом потоке ниже, чем ва втором, то при считывании в блоке 3 асинхронного сопряжения в информационном сигнале необходимо делать вставки дополнительных тактов, а при большей скорости избыточную информацию необходимо передавать параллельно основному сигналу.

В блоке 3 асинхронного сопряжения происходит посимвольное считывание . информации первого цифрового потока, кроме 7-й тактовой позиции, из которой "измывается" символ "0" (или "1") а последующие символы считываются на такт раньше, затем в регистре 7 памяти преобразуются в параллельный код таким образом, что на вход преобразователя 5 кода поочередно от каждого цифрового потока поступают "слова", состоящие из 8 символов, каждый из которых затянут на 4 такта тактового сигнала. Преобразователь 5 кода формирует пятиуровневый сигнал в виде кода 8В4Я1 с численным значением

8B4Q1 алгоритмом кодопреобразования запрещены комбинации, которые могут быть использованы для передачи дополнительной информации со скоростью следования .циклов, например, на первых 8 позициях циклового синхросигнала во втором цифровом потоке или, что равнозначно, на 1... 4-й тактовых позициях выходного сигнала преобразователя 5 кода. Все требуемые команды по согласованию скорости и передачи избыточной информации первого цифрового патока сведены в таблицу, где им придано соответствующее обозначение из числа "запрещенных" блоков кода.8a4q1.

При одинаковых скоростях цифровых потоков в блоке 3 асинхронного сопряжения один раз в цикл формируется команда, по которой в корректоре 8 символов на 1 ..„ 4-й тактовой позициях комбинация символов "++=Н" заменяется через цикл на " — Н".

При разных скоростях цифровых потоков передаче дополнительной информации непосредственно предшествует передача в течение двух циклов подряд команды одного знака. Так, с, блока 3 асинхронного сопряжения в корректоре 8 символов сформирована

13176

Формула изобретения

Система передачи и приема асинхронных цифровых сигналов, содержащая на передающей стороне два источника цифрбвых сигналов, блок асинхронного соппряжения и последовательно соединенные делитель частоты и преобразователь кода, тактовый выход первого ис- 55

3 комбинация " 0 0 0 Н", соответствующая дополнительной информации об

"изьятии" на 7-й тактовой позиции первого цифрового потока символа "0".

При этом не происходит потери информации, так как частота следования циклов значительно выше скорости передачи информации о рассогласовании скоростей цифровых потоков:

139264 кГц:2928=46,7 кГц (больше чем 2,8 кГц). На приемной стороне происходит восстановление в регенераторе 10 сигнала пятиуровневых символов и выделение тактовой частоты их следования, из которой путем де- 15 ления на 8 в делителе 9 частоты формируется сигнал для работы регистра

11 записи и регистра 13 считывания, а путем деления на 2928 — сигнал для управления частотой считывания в 20 блоке 14 асинхронного напряжения.

В регистре 11 записи происходит преобразование из последовательного в параллельный код, при котором "четверка" пятиуровневых символов, затянутых каждый на длительность 4 тактов тактового сигнала, подается на вход декодера 12 и приемника 15 команд согласования, который генерирует сигнал установки делителя 9 30 частоты и сигнал для вставки символа

"0" (или "1") во второй цифровой поток. Декодер 12 производит преобразование 4 пятиуровневых символов в 8 двоичных. Регистр 13 считывания 35 формирует второй цифровой поток, считывание которого происходит со скоростью тактовых символов, поступающих с выхода регенератора 10 сигнала. 40

В блоке 14 асинхронного сопряжения формируется исходный первый цифровой поток путем восстановления тактовой частоты следования его символов. 45

74 4 точника цифровых сигналов соединен с входом записи, а информационнытй выход — с информационным входом блока асинхронного сопряжения, третий вход которого соединен с вторым выходом делителя частоты, на приемной стороне — делитель частоты и последовательно соединенные регенератор сигнала, регистр записи, декодер, регистр считывания и блок асинхронного сопряжения, второй вход которого соединен с ,IppBbIM выходом делителя частоты, вход которого соединен с вторым выходом регенератора сигнала, третий вход регистра записи объединен с вторым входом регистра считывания и подключен к второму выходу делителя частоты, отличающаяся тем, что, с целью повышения помехозащищенности и упрощения системы, путем исключения ряда блоков, в него введены на передающей стороне приемник циклового синхросигнала, регистр памяти и корректор символов, первый и второй входы которого подключены соответственно к выходу преобразователя кода и первому выходу блока асинхронного сопряжения, второй выход которого соединен с первым входом регистра памяти, второй вход которого подключен к первому выходу делителя частоты, информационный выход второго источника цифровых сигналов соединен с третьим входом регистра памяти и через приемник цикловоro синхросигнала — с входом установки делителя частоты, вход icovoporo соединен с объединенным тактовым выходом второго источника цифровых сигналов, вторым входом приемника циклового синхросигнала, четвертыми входами блока асинхронного сопряжения и регистра памяти, выход которого соединен с третьим входом преобразователя кода, на приемной стороне введен приемник команд согласования, включенный между выходом регистра записи и третьим входом блока асинхронного сопряжения, при этом вход установки делителя частот соединен с вторым выходом приемника команд согласования, тактовый вход которого объединен с третьим входом регистра считывания и четвертым входом блока асинхронного сопряжения и соединен с вторым выходом регенератора сигнала, 1317674

Команда

Двоичное обозна5-уровневый блок чение

Положительное согласование скорости

ОООО ++ = Н

Пропуск такта

0011 ++00

Вставка символа "0"

1110 ОООН

Вставка символа "1"

1101 OOHO

Отрицательное согласование скорости

1100 — НН

Фейга

Составитель Н.Лазарева

Редактор И.Рыбченко Техред В.Кадар К орректор С.Черни

Заказ 2437/56 Тираж 638

ВНИИПИ государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб., д.4/5

Подписное

П роизводственно-полиграфическое предприятие . У е, г. жгород, ул.Проектная, 4