Постоянное запоминающее устройство с коррекцией ошибок

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании постоянных запоминающих устройств с коррекцией ошибок. Целью изобретения является упрощение устройства за счет упрощения узлов, связанных с исправопублением ощибок: упрощения второго дешифратора 6 и уменьщения числа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Для достижения этой цели устройство содержит схему сравнения 5 и элементы И 6. Из накопителя 2 считывается слово разрядности N, которому приписывается корректирующий код. Однако коррекция производится только в слове разрядности п, которое выводится из устройства, причем п в 2, 4, 8 и т. д. раз меньше N. 2 ил. о- Ю о- € (Л со 4; 00 ьо .1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ опубГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4004368/24-24 (22) 02.01.86 (46) 15.06.87. Бюл. № 22 (72) С. А. Фастов, В. И. Эннс, Ю. И. Щетинин и И. О. Шурчков (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР № 1014037, кл. G 11 С 17/00, 1983.

Патент Франции № 2528613, кл. G 11 С 17/00, G 11 С 11/34, лик. 1983 (прототип).

„,SU 1317482 А1 (51) 4 G 11 С 1700 ф )- . (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании постоянных запоминающих устройств с коррекцией ошибок. Целью изобретения является упрощение устройства за счет упрощения узлов, связанных с исправлением ошибок: упрощения второго дешифратора 6 и уменьшения числа элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Для достижения этой цели устройство содержит схему сравнения 5 и элементы И 6. Из накопителя 2 считывается слово разрядности N, которому приписывается корректи рующий код, Однако коррекция производится только в слове разрядности и, которое выводится из устройства, причем и в 2, 4, 8 и т. д. раз меньше N. 2 ил.

1317482

Формула изобретения

1

Изобретение относится к вычислительной технике и может быть использовано при проектировании постоянных запоминающих устройств (ПЗУ).

Целью изобретения является упрощение устройства.

На фиг. 1 представлена функциональная схема постоянного запоминающего устройства с коррекцией ошибок; на фиг. 2 —— конкретный пример построения используемой в устройстве проверочной матрицы кода.

Постоянное запоминающее устройство (фиг. 1) содержит первый дешифратор 1, накопитель 2, блок вычисления синдрома 3, второй дешифратор 4, схему сравнения 5, элементы И 6, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7, мультиплексор 8. На фиг. 1 показаны также выходы 9 ПЗУ, первые 10 и вторые 11 адресные входы ПЗУ.

На фиг. 2 обозначены: Д,,..., Д,, Д,,...

Д, — информационные разряды, Н„..., Н вЂ”проверочные разряды, S,,..., S, — разряды синдрома.

Устройство при исправлении ошибок работает следующим образом.

На адресные входы устройства 10 и 11 поступает адрес считываемого из ПЗУ слова. Из накопителя 2 с помощью дешифратора 1 выбирается слово, соответствующеадресным сигналам, установленным ь входах 10. Это слово разрядности N поступает как на вхолы блока вычисления синдрома 3, так и на входы мультиплексора 8.

Коммутация информационных и проверочных разрядов слова с цельк вычисления синдрома в блоке 3 осуц;, стч„"яется в соответствии с проверочной i ll Jl èöåé (фиг. 2).

Старшие разряды выч: енно,. в блоке 3 синдрома, число которы. па но числу адресных сигналов на входах .1, "ос,упают на схему сравнения 5, в которой происходит их сравнение с разрядамч адресного слова, установленног о па входах 11, и, в случае совпадения, на выходе схемы сравнения устанавливается "; ». Остальные разряды вычисленного в блоке 3 синдрома передаются на входы второго дешифратора 4, с помощью которого происходит определение местоположения ошибочного разряда в слове, длина которого равна длине слова, выводимого из ПЗУ и. С выходов дешифратора 4 информация о местоположении ошибочного разряда (вектор-ошибка) поступает на первые входы элементов И 6, на вторые входы которых приходит со схемы сравнения 5 «1», если разряд, в котором обнаружена ошибка совпадает с раз, рядами слова, выводимого из устройства, и «О» — в остальных случаях. С выходов элементов И 6 вектор-ошибка подается на первые вх ды элементов ИСКЛЮЧА!ОЩЕЕ ИЛИ, на втор.te входы которых пос2 тупает выбранное с помощью мультиплексора 8 слово, выводимое из устройства. На элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 7 ошибочный разряд этого слова инвертируется и исправленное слово поступает на выход

9 ПЗУ.

Если ошибка обнаружена в разряде, который не выводится из устройства, или ошибки нет, то на выхолах элементов И 6—

«О», и исправления ошибок не происходит.

Пример построения проверочной матрицы (фиг. 2) приведен для длины слова N = 8 и длины слова, выводимого из устройства, равной четырем. В таком устройстве число адресных входов второй группы 11 равна 1. Разряды синдрома S,,..., S указывают на ошибку в информационных разрядах. Если

О, то ошибка произошла в Д,,...Д,, а при S = 1 ошибка произошла в Д,,...Д (фиг. 2) .

По сравнению с прототипом предлагаемое решение позволяет значительно упростить блок исправления ошибок. При длине считываемого из накопителя слова N и лли«е выводимого из устройства слова п число элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и число элементов И во втором дешифраторе уменьшается íà N — n.

Постоянное запоминающее устройство с коррекцией ошибок, содержащее накопитель, первый и второй дешифраторы, олок вычисления синдрома, мультиплексор, элементы ИСКЛЮЧАЮЩЕЕ ЙЛИ, выходы которых являются выходами устройства, входы первого дешифратора и управляющие входы мультиплексора являются адресными входами первой и второй группы устройства, выходы первого дешифратора соединены с входами накопителя, выходы которого соединены с входами блока вычисления синдрома, выходы первой группы которого соединены с входами второго дешифратора, отличающееся тем, что, с целью упрощения устройства, оно содержит схему сравнения и элементы И, первые входы которых соединены с соответствующими выхолами второго дешифратора, а выходы— с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с соответствующими выходами мультиплексора, информационные входы которого соединены с выходами накопителя, входы первой и второй групп схемы сравнения соединены соответственно с управляющими входами мультиплексора и с выходами второй группы блока вычисления синдрома, а выход — с вторыми входами элементов И.

1317482

1 0 0 0 0 0 0 0 1 1 7 1 Sg

0 7 0 0 7 7 0 7 7 1 0 7 S

00 7 0 10 7 77071 5

0 0 0 7 0 7 1 1 0 7 7 7 Sо о 7 г +8 а t z Ь 4 Ь

%uz.2

Составитель А. Дерюгин

Редактор Н. Горват Техред И. Верес Корректор 11. Зрдсйп

Заказ 2296/46 Тираж 589 110 ii! I."I:нос

ВНИИПИ Государственного комитета СССР по äå.i;Iì нзобрс IIII0I и <лкрь.IIIII

113035, Москва, Ж вЂ” 35, Раушская пай., д. 4 5

Производственно-полиграфическое предприятие, г. Ужгород. у,;. 11р к ктная. 4