Преобразователь сдвига фазы в код

 

Изобретение относится к области Приборостроения и может быть использовано в преобразователях аналог-фаза-код . Цель из обретения - повышение точности преобразования - достигается введением новых блоков и функциональных связей, позволяющих уменьшить дискретность преобразования. Преобразователь содержит фазосдвигающие элементы 1 и 2, делители напряжения 3 и 4, суммирующие усилители 5 и 6| блоки 7 и 8 сравнения, каждый из которых содержит фазовый детектор 9 и преобразователь 10 напряжения в частоту импульсов, реверсивные счетчики 11, 12, 13 и 14, блок 15 элементов И, вычитатель 16 и генератор 17 импульсов. Повьшение точности достигается введением двух фазосдвигающих элементов, двух делителей напряжения, двух суммирующих усилителей и вычитателя. 1 ил. (Л 18

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9) (И) А1

1427 (51)4 G О! R 2

ОПИСАНИЕ ИЗОБРЕТ

Н ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

r10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2! ) 3699144/24-21 (22) 13. 02. 84 (46) 30.05.87. Бюл, М 20 (72) А.К. Смирнов, И.П, Глаголев .и В.Д. Фатеев (53) 681,325(088,8) (56) Авторское свидетельство СССР

N9 404)11, кл. G 08 С 9/00, 02.03.71.

Патент США 3663956, кл. 324-83, 1972.

Заявка Японии !(- 57-50258, кл. 110Н2, 1982. (54) ПРЕОБРАЗОВАТЕЛЬ СДВИГА ФАЗЫ В

КОД (57) Изобретение относится к области йриборостроения и может быть использовано в преобразователях аналог-фаза-код. Цель изобретения — повышение точности преобразования — достигается введением новых блоков и функциональных связей, позволяющих уменьшить дискретность преобразования, Преобразователь содержит фазосдвигающие элементы 1 и 2, делители напряжения

3 и 4, суммирующие усилители 5 и 6, блоки 7 и 8 сравнения, каждый из которых содержит фазовый детектор 9 и преобразователь !О напряжения в частоту импульсов, реверсивные счетчики 11 » 13 и 14, блок 15 элементов И, вычитатель 16 и генератор 17 импульсов, Повышение точности достигается введением двух фазосдвигающих элементов, двух делителей напряжения, двух суммирующих усилителей и вычитателя. 1 ил.

1 131

Изобретение относится к приборостроению и может бь»ть использовано в преобразователях аналог- фаза-код для связи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретения является повышение точности преобразования °

На чертеже представлена функциональная схема предлагаемого устройства.

Преобразователь сдвига фазы в код содержит первый и второй фазосдвигающие элементы 1 и 2, первь»й и второй делители 3 и 4 напряжения, первый и второй суммирующие усилители 5 и 6, первый и второй блоки 7 и 8 сравнения, в состав которых входят фазовый детектор 9 и преобразователь 10 нап-.ряжения в частоту импульсов, первый, второй, третий и четвертый реверсивные счетчики 11, 12, 13 и 14, блок

15 элементов И, вычитатель 16 и генератор 17 импульсов.

Первый вход 18 устройства непосредственно соединен с вторым входом первого суммирующего усилителя

5, а через первый фазосдвигающий элемент 1 и первый делитель 3 напряжения - с первым входом первого суммирующего усилителя 5.

Второй вход 19 устройства непосредственно соединен с вторым входом второго суммирующего усилителя 6, а через второй фазосдвигающий элемент

2 и второй делитель 4 напряжения - с первым входом второго суммирующего усилителя 6.

Первая группа выходов 20 устрой-. ства является группой выходов блока

15 элементов И, а вторая группа выходов 21 устройства - группой выходов вычитателя 16.

Выходы первого и второго суммирующих усилителей 5 и 6 соединены соот ветственно с вторыми входами первого и второго блоков 7 и 8 сравнения, первые входы которых соединены соответственно с выходами старших разрядов третьего ичетвертого реверсивных счетчиков

13 и 14, В состав первого и второго блоков

7 и 8 сравнения входят последовательно соединенные между собой фазовый детектор 9 и преобразователь 10 напряжения в частоту импульсов, Первый и второй входы фазового детектора 9 являются соответственно первым и вто4278

t5

55 рым входами блока сравнения, а первый и второй выходы преобразователя

10 напряжения в частбту импульсов — . первым z» вторым выходами блока сравнения, Первый н второй выходы первого и второго блоков 7 и 8 сравнения соединены соответственно с входами сложения и вычитания п.ервого и второго реверсивных счетчиков 11 и 12, при этом выходы последних подключены со" ответственно к первому входу сложения и входу вычитания третьего и четвертого реверсивных счетчиков 13 и .14, Выход генератора 17 импульсов соединен с вторыми входами сложения третьего и четвертого реверсивных счетчиком 13 .л 14, Выход старшего разряда четвертого реверсивного счетчика 14 соединен с управляющими входами блока 15 элементов И и вычитателя 16. Информационные выходы третьего реверсивного счетчика 13 соединены с информационными входами блока !

5 элементов И, а информационные выходы первого реверсивного счетчика

ll — с управляющими входами первого делителя 3 напряжения и первой группой входов вычитателя 16, вторая группа входов которого соединена с информационными выходами второго реверсивного счетчика 12 и управляющими входами второго делителя 4 напряжения, Преобразователь сдвига фазы в код работает следующим образом, Третий и четвертый реверсивные счетчики 13 и 14 работают в режиме деления частоты генератора 17 импульсов. На их выходах, формируются сигналы такой Ке частоты, что и входные сигналы, поступающие на первый и второй входы 18 и 19 преобразователя, а

Сдвинутые по фазе на 90 первым и вторым фазосдвигающими элементами 1 и 2 входные сигналы преобразователя изменяются в первом и втором делителях 3 и 4 напряжения по амплитуде пропорционально коду первого и вто" рого реверсивных счетчиков 11 и 12, В первом и втором блоках 7 и 8 сравнения, в частности на фазовых детекторах 9, происходит сравнение по фазе выходных сигналов с первого и второго суммирующих усилителей 5 и 6 с выходными сигналами со старших разрядов третьего и четвертого реверсив3 13142 ных счетчиков 13 и 14. Напряжения рассогласования фаз преобразуются н соответствующих преобразователях 10 напряжения в частоту импульсов, В зависимости от знака рассагласо- 5 нания фаз соответствующая частота поступит на первые или вторые выходы первого и второго блоков 7 М 8 сравнения. При этом содержимое первого и второго реверсивных счетчиков 11 и 1О

12 изменяется, регулируя коэффициент передачи первого и второго делителей

3 и 4 напряжения так, чтобы уменьшилось рассогласование фаз на выходах фазовых детекторов 9 первого и нтара- 15 го блоков 7 и 8 сравнения, При переполнении первого реверсивного счетчика 11, (нторого реверсивного счетчика 12) изменяется на единицу содержимое третьего реверсивно- 20 го счетчика 13 (четвертага реверсиьного счетчика 14), При этом фаза выходного сигнала третьего ренерсивнаго счетчика 13 (четвертого ренерсинного счетчика 14) сдвигается на один дискрет a сторону уменьшения рассогласования фаз, а фаза выходного сигнала первого суммирующего.усилителя

5 (второго уммирующего усилителя 6) восстанавливается, Таким образам, н ЗО каждом иэ каналов входных сигнала=-, поступающих на устройство па входам

18 и 19, производится компенсация рассогласования фаз между входным сигналом и соответствующим ему кадавым35 эквивалентам, Старшие разряды кодового эквиналента заносятся в третий реверсивный счетчик 13 (четвертый реверсивний счетчик 14, а младшие разряды — в первый реверсивный счет- 40 чик 11 (нтарой реверсивный счетчик

12), Выходной код преобразователя сдвига фазы в код, равный разности выход45 ных кодов третьего реверсивного счетчика 13 (первага реверсивного счет" чика 11) и четвертого реверсивного счетчика 14 (втарага реверсивного счетчика 12), формируется па импульсу переполнения четвертого реверсивного счетчика 14 и соответствует коду третьего реверсивного счетчика 13 в этот момент времени и разности кодов первого и второго ренерсивных счетчиков 11 и 12, причем старшие

5 разряды выходного кода формируются на выходе блока 15 элементов И (первая группа выходов 20 устройства).„

78 4 а младшие разряди ныходного кода - не выходе вычитателя 16 (вторая rpynna выходов 21 устройства).

Фоpмула изобретения

Преобразователь сднига фазы в код, содержащий первый и второй блоки сравнения, н состав каждого .из которых входит фазовый детектор, первый и второй входы которого являются со-. ответственно первым и вторым входами блока сравнения, а выход соединен с входам преобразователя напряжения в частоту импульсон, первый и второй выходы каторогс> являются соответственна первым и вторым ныходами блока сравнения, при этом первый и второй выходы первого и второго блоков сравнения соединены соответственно с вхо" дами сложения и вь читания первого и второ.-о реверсивного счетчиков, выходи каждого из которых подключены к первому входу сложения и входу вычитания соответственно третьего и четвертого реверсинных счетчиков, причем выход старшего разряда третье; реверсивного счетчика соединен с первым входом первого блока сравнения, а информационные выходи — с информационными входами блока злемен.-ан И, вь>ходы котарага соединенй с

I первой группой выходов у-.-ройства, а управляющий вход соединен с первым входам второго блока сравнения и выходам старшего разряда четвертого реверсивного счетчика, второй вход сложения которого соединен с вторым входом сложения третьего реверсивного счетчика и выходом генератора импульсов, отличающийся тем, что, с целью повыше;:;ия точности преобразования, н него введены два фазасдвигающих элемента, два управляемых делителя напряжения, два суммирующих усилителя и нычитатель, группа выходов которого является второй группой выходов устройства, первая группа входов соединена с информационными выходами первого реверсивного счетчика и управляющими входами первого делителя напряжения, управляющий вход — с управляющим входом блока элементов И, вторая группа входовс информационными выходами второго реверсивного счетчика и управляющими входами второго делителя напряжения, причем выходы первого и второго фазо131427

Составитель Г ° Милославский

Редактор А. Лежнина Техред Л.Олийнык Корректор С. Черни

Заказ 2209/46 Тираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий.

113035, Москва, Ж-35, Раушская наб,, д,4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 сдвигающих элементов соединены соответственно с информационными входами первого и второго управляемых делителей напряжения, выходы которых соединены соответственно с первыми вхо- 5 дами первого и второго суммирующих усилителей, при этом выходы первого

8 6 и второго суммирующих усилителей соединены соответственно с вторыми входами первого и второго блоков сравнения, а вторые входы подключены соответственно к входам первого и второго фазосдвигающих элементов и к первым и вторым входам устройства,