Аналого-цифровой преобразователь

 

Изобретение относится к измерительной и вычислительной технике и может быть использовано для получения количественной информации о быстропротекающих процессах. В преобразователь , содержащий усилитель 1 разности , аналого-цифровой преобразователь 2 разности, первый цифроаналоговый преобразователь 3, сумматор 7, мультиплексор 6, блок 9 угфавления, ,с целью уменьшения динамической погрешности и расширения диапазона входного сигнала, введены блок 4 задания режима работы устройства и блок 5 экстраполяции. Положительный зффект достигается за счет введения параллельного канала и использования усовершенствованного алгоритма уравновешивания . 3 з.п. ф-лы, 6.ил. 9 . i

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„i » 2

А1

<д11 4 Н 03 M 1/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

C Si Р

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ (21 ) 3929008/24-24 (22) 05.07 ° 85 (46) 15,05.87. Бюл. Р 18 (71) Пензенский политехнический институт (72) В.П.Сафронов, Е.А.Ломтев, И.Ю,Семочкина, В.М.Шляндин и С.А.Исаков (53) 681.325(088 ° 8) (56) Цапенко М.П. Информационно-измерительные системы. M.: Энергоиздат, 1974.

Авторское свидетельство СССP

9 915236, кл. Н 03 M 1/46, 1980. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной и вычислительной технике и может быть использовано для получения количественной информации о быстропротекающих процессах. В преобразователь, содержащий усилитель 1 разности, аналого-цифровой преобразователь 2 разности, первый цифроаналоговый преобразователь 3, сумматор 7, мультиплексор 6, блок 9 управления, . с целью уменьшения динамической погрешности и расширения диапазона входного сигнала, введены блок 4 задания режима работы устройства и блок 5 экстраполяции, Положительный эффект, достигается эа счет введения парал лельного канала и использования усовершенствованного алгоритма уравновешивания. 3 э.п. A-лы, 6.ил. Я

0(Фи гЛ

1 1022

Блок 4 задания режима работы устройства выполнен на первом, втором, третьем элементах 10, 11 12 И, первом и втором элементах 13 и 14 ИЛИ, счетчике 15 импульсов, триггере !6, Блок 5 экстраполяции выполнен на первом и втором регистрах )7 и 18, нервам и втором сумматорах 19 и 20, умножителе 21, первом и втором мультиплексорах 22 и 23.

Блок 9 управления выполнен на пяти элементах 24-28 задержки импульсов, генераторе 29 импульсов, первом и втором D-триггерах 30 и 31 первом и втором формирователях 32 и 33 импульсов, инверторе 34 и элементе

35 ИЛИ.

Работа устройства поясняется временными диаграммами (фиг. 4).

В моменты времени г, и е. (фиг.4a), 1 причем t<-t = — Тц, где Т ц — время цикла преобразования устройства; моменты дискретизации входного сигнала; t2 - моменты дополнительной оценки разности, производятся оценки разностей д,(t „) и Dg(t g) (фит .4 ) аналого-цифравим преобразователем

2 разности (фиг. ) ) по сигналу У6 (фиг, 4б) блока 9 управпения (фиг. 5) .

1 13

Изобретение относится к измерительной и вычислительной технике и может быть использовано для получения количественной информации о быстропротекающих процессах.

Целью изобретения является уменьшение динамической погрешности и расширение частотного диапазона входного сигнала.

На фиг. 1 представлена структурная схема устройства; на фиг. 2— функциональная схема блока задания режима работы устройства; на фиг,3 функциональная схема блока экстраполяции; на фиг, 4 — временные диаграммы работы устройства; на фиг.5функциональная схема блока управления; на фиг. 6 — временные диаграммы работы блока управления, Аналого-цифровой преобразователь (фиг, 1) содержит усилитель 1 разности, аналого-цифровой преобразователь 2 разности, первый цифроаналоговый преобразователь 3, блок 4 задания режима работы устройства, блок S экстраполяции, мультиплексо:р

6, сумматор 7, второй цифроаналоговый преобразователь 8, блок 9 управления.

2

В моменты времени t по сигналу

У1 (фиг, 4) с блока 9 (фиг. 5) дополнительный маларазрядный цифроаналоговый преобразователь 8 (фиг. 1) компенсирует приращение входного сигнала „(t„)=U„(1„)-U„(t„), а если происходит переполнение шкалы дополнительнага цифроаналогового преобразователя 8, то вводится максимальное значение шкалы последнего.

По значениям кода разности I1< (г<)=

=Ц„(t<)-U (t> ) осуществляется выбор режима рабаты устройства в блоке 4 задания режимов (фиг. 2). Если разности d„(t„) или y<(t<) превышают шкалы аналого-цифрового преобразователя

2 разности, то на выходе "Переполнение" последнего будет присутствовать сигнал "1", если не превышают — "0", В случае наличия сигнала "1" на одном из прямых выходов счетчика 15 импульсов (при поступлении на ега вход сигнала переполнения) по сигналам У4 и У7 (фиг, 46) с блока 9 на втором выходе блока 4 задания режима появится сигнал "1". Этот сигнал поступает на первый адресный вход мультиплексора 6, разрешая прохождение через последний кода с выхода аналого-цифрового преобразователя 2 разности по первому информационному входу мультиплексора 6, и на вход синхронизации сумматора 7, разрешая прибавление к содержимому последнего кода с выхода аналого-цифрового преобразователя 2 разности.

Таким образом, в случае наличия переполнения аналога-цифрового преобразователя 2 разности в моменты вре- мени t„ II t> (фиг. 4a) два раза за цикл преобразования по сигналам У4 и У7 (фиг. 4о) с блока 9 к содержимому сумматора 7 добавляется максимальное значение кода аналого-цифрового преобразователя 2 разности, а по сигналу У8 (фиг. 45) с блока 9 вводится соответствующее приращение первым цифроаналоговым преобразователем 3 и обнуляется второй цифроаналоговый преобразователь 8.

В случае -отсутствия в моменты времени t„ è г., (фиг. 4а) сигнала переполнения с выхода "Переполнение" аналого-цифрового преобразователя 2 разности (сигнал "0" на выходе Переполнение" аналого-цифрового преобразователя 2 разности), на инверсных выходах счетчика 15 импульсов будут присутствовать сигналы "1". По сиг22 4

М =-3N<+4N@, 3 13110 налу У4 (фиг. 4b) с блока 9 триггер

16 будет установлен в единичное состояние, а затем по сигналу У8 .(фиг. 4Б) с блока 9 этот триггер будет установлен в нулевое состояние.

Единичный сигнал с прямого выхода триггера 16, поступающий на первый адресный вход мультиплексора 6, разрешает прохождение через последний кода с выхода блока 5 экстраполяции fp по второму информационному входу этого мультиплексора. Таким образом, в случае отсутствия переполнения аналого-цифрового преобразователя 2 разности в моменты времени Й„ и и 15 (фиг. 4 ) блок 4 задания режима вйдает разрешение на работу устройства в режиме экстраполяции, На выходе блока 5 экстраполяции формируется код.приращения экстрапо- gp лируемой величины (уравновешивающего сигнала) в соответствии с выражением, полученным из уравнения для интерполяционного полинома Лагранжа (1) для случая расположения узлов экстрапо- 25 ляции t< и t2, представленного на фиг. 4a: где N — код, соответствующий приращению ДПк(4(1+ 1)=Пк (tg(;+ 1)

-П,(„);

И„- код, соответствующий д„();

11

N3 — код, соответствующий д2 (2, ° 13 111 112» 35 где N — код, соответствующий d2(t2 ) (фиг. 2a) ..

Код N который появляется на выходе аналого-цифрового преобразовате40 ля 2 разности в моменты дискретизации

t по сигналу У1 (фиг. 46), с блока

9 заносится в регистр 17 (фиг. 3) и проходит через мультиплексор 22 (фиг, 3). На второй вход умножителя

21 (фиг. 3). На первый вход последнего в этот момент времени поступает двоичный код числа "3" с выхода муль.типлексора 23 (фиг. 3). В умножителе

21 (фиг. 3) выполняется умножение кодов числа "3" и N результат которого по сигналу У2 (фиг. 4) с блока

9 (фиг. 5) заносится в регистр 18 (фиг. 3).

В моменты дополнительной оценки разности t; с выхода аналого-цифрового преобразователя 2 разности поступает код N» который в эти моменты времени по сигналу УЗ (фиг ° 4S) с блока 9 суммируется с кодом N> из регистра 17 в сумматоре 20 (фиг. 3).

По сигналу У4 (фиг. 4Б) с блока 9 код М =И„+И2, образовавшийся в сумматоре 20, проходит через мультиплексор 22 на первый вход умножителя 21 (фиг. 3), на второй вход которого в этот момент времени подается двоичный код числа "4" с выхода мультиплексора 23 (фиг. 3). В умножителе 21 (фиг. 3) выполняется умножение кодов числа "4" и N . Из результата этого умножения по сигналу

У5 (фиг. 4 s) с блока 9 (фиг. 5) вычитается результат предыдущего умножения, который хранится в регистре

18 (фиг. 3). Таким образом, на выходе сумматора 19 (фиг. 3) устанавливается код N в соответствии с выражением (1), Код N с выхода блока 5 экстраполяции проходит через мультиплексор

6 по его второму информационному входу, если на первый адресный вход последнего подается сигнал "1".

Код с выхода мультиплексора 6 по сигналу У7 (фиг. 4Б) с блока 9 суммируется в сумматоре 7 с кодом, накопленным в последнем. Результат с с мирования по сигналу У8 (фиг.4Б) с блока 9 заносится в регистр первого цифроаналогового преобразователя

3, сигнал с выхода которого поступа" ет на второй вход усилителя 1 разности. По сигналу У8 (фиг. 4Б) с блока 9 производится обнуление регистра второго цифроаналогового преобразователя 8.

Выходной код считывается в моменты дискретизации t„„ (фиг. 4а) и образуется путем суммирования кодов с выходов сумматора 7 и аналого-цифрового преобразователя 2 разности.

Предложенное устройство позволяет уменьшить динамическую погрешность и расширить частотный диапазон входно го с иг нала.

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий усилитель разности, аналого-цифровой преобразователь разности, сумматор, первый цифроаналоговый преобразователь, блок управления и мультиплексор, первые информационные входы которого подключены к соответствующим информационным выходам аналого- цифрового преобразователя разl 311022

5 ности, информационный вход которого соединен с выходом усилителя разности, первый вход которого является входной шиной, а второй вход подключен к выходу первого цифроаналогово5 го пр ео бр аз о в ателя, инфо рмационныб входы, которого соединены с соответствующими выходами сумматора, информационные входы которого подключены к соответствующим выходам мультиплек- 1О сора, отличающийся тем, I что, с целью уменьшения динамической погрешности и расширения. частотного диапазона входного сигнала, в него введены второй цифроаналоговый преобразователь, блок задания режима работы устройства и блок экстраполяции, первый управляющий вход которого объединен с первым управляющим входом второго цифроаналогового преобразователя и подключен к первому выходу блока управления, второй, третий, четвертый и пятый выходы которого соединены с одноименными управляющими входами блока экстраполяции, информационные выходы которого подключены к соответствующим вторым информационным входам мультиплексора, а информационные входы обьединены с соответствующими информационными входами второго цифроаналогового преобразователя и соединены с соответствующими информационными выходами аналого-цифрового преобразователя разности, выход переполнения которого подключен к первому входу блока задания режима работы устройства, первый выход которого соединен с первым управляющим входом мультиплексора, второй управляющий вход которого объединен с входом синхронизации сумматора и подключен к второму выходу блока задания режима работы устройства, второй вход которого соединен с четвертым выходом блока управ45 ления, а третий вход объединен с входом управления аналого-цифрового преобразователя разности и подключен к шестому выходу блока управления, седьмой выход которого. соединен с входом управления сумматора и четвертым входом блока задания режима работы устройства, пятый вход которого объединен с управляющим входом первого цифоаналогового преобразователя, вторым управляющим входом второго цифроаналогового преобразователя и подключен к восьмому выходу блока управления, выход второго цифроанало6 гового преобразователя соединен с вторым входом усилителя разности.

2. Преобразователь по п. 1, о тл и чающий с я тем, что блок задания режима работы устройства выполнен на трех элементах И, двух элементах ИЛИ, счетчике импульсов и триггере, нулевой вход которого объединен с входом обнуления счетчика импульсов и является пятым входом блока режима работы устройства, первым выходом которого является прямой выход триг гера, единичный вход которого соединен с выходом первого элемента И, первый вход которого объединен с первым входом первого элемента ИЛИ и является вторым входом блока задания режима работы устройства, а второй и третий входы подключены соответственно к инверсным выходам младшего и старшего разрядов счетчика импульсов, прямые выходы этих разрядов соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен к первому входу второго элемента

И, выход которого является вторым выходом блока задания режима работы устройства, а второй вход — соединен с выходом первого элемента ИЛИ, второй вход которого является четвертым входом блока задания режима работы устройства, первым и третьим входами которого являются соответственно первый и второй входы третьего элемента И, выход которого подключен к счетному входу счетчика импульсов.

3. Преобразователь по. п. 1, о Г л и ч а ю шийся тем, что блок экстраполяции выполнен на двух регистрах, двух сумматорах, умножителе и двух мульти, первые управляющие входы которых объединены с входом записи первого регистра и являются первым управляющим входом блока экстраполяции, вторым управляющим входом которого является вход записи второго регистра, выходы которого подключены к соответствующим первым информационным входам первого сумматора, вторые информационные входы которого объединены с информационными входами второго регистра и соединены с соответствующими выходами умножителя, первые информационные входы которого подключены к соответствующим -выходам первого мультиплексора, 1311022

7 а вторые информационные входы подключены к соответствующим выходам второго мультиплексора, второй управляющий вход которого объединен с вторым управляющим входом первого мультиплексора и является четвертым удравляющим входом блока экстраполяции, а вход младшего разряда первой информационной группы входов объединен с входами старших разрядов второй информационной группы входов и подключен к шине логического "0", входы старших разрядов первой информационной группы входов и вход младшего разряда второй информационной группы входов второго мультиплексора объединены и подключены к шине логической "1", первые информационные входы первого мультиплексора и второго сумматора объединены с соответствующими информационными входами первого регистра и являются соответствующими информационными входами блока экстраполяции, пятым управляющим входом которого является вход синхро- 25 низации первого сумматора, выходы которого являются информационными выходами блока экстраполяции, третьим управляющим входом которого является вход синхронизации второго сумматора, выход которого подключен к вторым HHAopMBIJHQHHbIM входам первого мультиплексора, а вторые информационные входы соедынены с соответст—

I вующими выходами первого регистра.

4. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок управления выполнен на пяти элементах задержки импульсов, генераторе импульсов, двух D-триггерах, двух формирователях импульсов, инверторе и элементе ИЛИ, выход которого является шестым выходом блока управления, а.первый вход объединен с входом первого элемента задержки импульсов, подключен к выходу первого формирователя импульсов и является первым выходом блока управления, вторым выходом которого является выход первого элемента задержки импульсов, а третьим выходом — является выход второго формирователя импульсов, который подключен к второму входу элемента ИЛИ и входу второго элемента задержки импульсов, вход второго формирователя импульсов соединен с прямым выходом первого D-триггера, инверсный выход которого подключен к его D axopy, а С-вход соединен с выходом инвертора, вход которого объединен с С-входом второго D-триггера и подключен к выходу генератора импульсов, D-вход второго D-триггера соединен с его инверсным выходом, а прямой выход подключен к входу первого формирователя импульсов, BTQ рой, третий, четвертый и пятый элементы задержки импульсов соедийены последовательно,а их выходы являются соответственно четвертым, пятым, седьмым и BocbMblM выходами блока управления. з ог н

uz 1 л 3 1

g5 ю 31 3

97 1

t

f

t

1311022

Уб

УУ

С

У1

И

Уб

У7

Уд

Составитель Ю.Спиридонов

Редактор М,Бандура Техред М.Ходанич Корректор М.Демчик

Заказ 1902/55

Производственно-полиграфическое предприятие, г. Ужгород,- ул. Проектная, 4

Тираж 902 Подписное

ВНИИПИ. Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д, 4/5

/

t