Генератор последовательности импульсов

 

Изобретение предназначено для вычислительных устройств и может быть использовано в синхронизаторах, управляющих и вычислительных снстемах. Цель изобретения - 1ювын1ение надежности устройства и его быстродействия. Устройство содержит суммирующее счетное устройство I, вычитаюн1ий счетчик 7, дешифратор 8, формирователь 10 имиульсоЕ онорной частоты и формирователь II импульсов синхронизании. Введение анализатора 9 неренолпений, вьпюлпение суммируюн1его счетного устройства 1 в виде счетчиков 2 и 3 адреса и числа, блока 4 памяти, анализатора 5 переполнений и б,1ока 6 установки и образование новых функниональных связей позволяет достичь ноставленную цель. I з.п.ф-лы, 7 и. 1. сл со о со го СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 )1 03 К 5/00 1/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фиг 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 38211 26/24-21 (22) 06.12.84 (46) 07.05.87. Бк)л. ¹ 17 (72) A. В. Ходаков (53) 621.374 (088.8) (56) Авторское свидетельство СССР № 790197, кл. Н 03 К 3/64. 1980.

Авторское свидетельство СССР № 961119, кл. Н 03 К 5/00, 1982. (54) ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение предназначено для вычислительных устройств и может быть использовано в синхронизаторах, управляюÄÄSUÄÄ 1309275 А1

llfHx и вычислительных системах. Цель изобретения новы ьчсние надежности у TpoHE. тва и его быстродействия. Устройство содержит суммирующее счетное устройство 1, вычитающий счетчик 7, дсп ифратор 8, форм ироватс lb 10 им п льсов опорной IHOToTI>l и формироватсль 11 импульсов синхронизани и. Введение анализатора 9 переполненийй, выполнение суммируюп его счетного устройства 1 в виде счетчиков 2 и 3 à Ipc са и числа, блока 4 памяти, анализатора 5 переполнений и блока 6 установки и образование новы. функlLпональныx связей позволяет достичь иоставленнуlo пель.

1 З.ll.ф-лы, 7 ил.!

309275

Изобретение относится к им пул ьс ной технике, предназначено для вычислит(. Ibных устройств и может быть использовано в синхронизаторах, управляюц>их и вычислительных системах.

Цель изобретения повышение надежности и быстродействия.

HB фиг. 1 приведена блок-схема устройства; на -фиг. 2 -7 -- функциOналь;>ые схемы соответственно блока установки счетного устройства, анализатора переполнения, вычитающего счетчика, формирователя импульсов опорной частоты и источникаформирователя импульсов синхрониз Bii,HH, дешифратора.

Генератор последовательности им flv,ll>col> состоит из суммирую(него сче.п>ого устройства 1, содержащего счетчик 2 адресd и «цт чик 3 числа, блок 4 памяти, Bff;Iëè:IBI р 5 переполнения и блок 6 устан(>вки, пз иычита>ощего счетчика 7. Lcøèôðd Top; 8, до((олнительного анализатора .I и(p(iio, .—

fIcIIHJ1, формирователя 10 импульсов oil()pIIoH IdcToTI. H форм ироват(. зя 1 1 им:> „ль(of 3 синхронизации.

Формирователь 10 импульсов Опорной частоты соединен со счетными входами с:(етного устройства 1, вычитающего счетчика 7 и стробирующим входом 12 дешифратора 8.

Информационные входы 13 вычи га>ощегo счетчика соединены с выходами счсгчика

2 адреса. Выход формирователя 11 импульсов синхронизации через блок 6 установки соединен с входами сброса с.стчпков 2 и 3 счетного устройства и с входом !4 записи вычитающего счетчика 7. (»Iio!i переполнения при вычитании ревер«п нного счетчика 3 соединен с информ d liiio Ji if i>I%i

Rxoil0M 15 BHBalH3BTopB 9 ll(iрспОлпений, выход KQTopol cocgHIfcH с Бычитающим счетным входом счетчика 3. Выход Ilcp(>полнения счетчика 2 соединен с входом 16 установа анализатора 9, а один из информационных выходов соединен с си хровходом анализатора 5 и через инвертор 17 с синхровходом 18 анализатора 9.

Устройство работает следук>щим образом.

Счетное устройство 1 изменяет свое состояние с каждой серией HMlióëüñoâ, Ifocтупающих с формирователя 10 импульсов опорной частоты, импульс с выхода 19 переписывает информацию из блока 4 памяти (ЗУ) в счетчик 3 числа, импульс с выхода 20 переписывает информацию из счетчика 3 в блок 4 и изменяет состояние счетчика 2 адреса, подготавливая цикл циркуляции информации блок 1 — счетчик 3 числа блок 4 для следую(цего адреса блока памяти. Каждый импульс переполнения счетчика 2 устанавливает в «1» (взводит) анализаторы 5 и 9 (iio входу 21).

Импульс с выхода 21 формирова.>ели 10 фиксирует временное положение полож те JI=HQI о фронта с выходов анализаторов 5 и 9. Отрицательный фронт импульсов с вы:<одов анализаторов 5 и 9 формируется с входов синхронизации. Олин из разрядов счетчика 2 адреса (например, младший 22)

-fon«ep(>zIio обеспечивает фиксацию в анализаторах 5 и 9 по входу 18 состояния выходов переполнения счетчика 3 при сумMHрова>.ии и вычитании соответственно. Импульсы а вы:(оде анализаторов 5 и 9 появ1G ляются после импульса переполнения счетчика 2 и исчезают при первом же отсутствии соответству>ощегo сигнала переполнения счет >яка 3. 1 аким образом, в блоке 4 памяти Iio четным B.ö>ccBM хранятся числа, fI >ueHHfoJ»HecH в сторону уменьшения, а по счетным — — числа, изменяющиеся в сторону увеличения. Счетное устройство 1 в этом

«лу >.и(а и ил(>гиии о счетч ику с ffo Tc Jf IIHBëülio кодированными младшими разрядами (:>ыходы счетчика 2) и двум счетчикам с ли>(а и ическим предста илепием информации, иычитающему и суммирующему, работаюп(им (з паралл(>ль. Ра;-;рядность потенциально кодированн(гго счетчика равна разрядгк)сти с(етчика 3, а разрядность динамического счетчика равна:юловине информационного объема блока 4. В>ычитающий счетчик 7 работает в параллель со счетчиком 2. Импульс синхронизации с формирователя 11

Обе«>гечивает lio входу 23 фиксацию (в регистре 24) состояния счетчика 2, обнулезО пие вычитающего счетчика 25 и запуск блока 6 установки на формирование временной диаграммы, осуществляющей окончание !

lB÷Bòîãî динамического процесса циркуля (ии информации блок 4 --- счетчик 3 числа блок 4. Обпуле>ше части блока 4 (вычитаюЗБ Iff(éc>I), сохранение От появления импульса переполнения иа входе 26 до окончания цикла пересчета счетчика 7 (до появления сиг.>ала переполнения на входе 27) неизменной информации в части блока 4 (суммирующейся). Импульс на входе 27 Обеспечит также на выходе 28 изменение полярности фронтов, поступающих на синхровхолы анализаторов 5 и 9, тем самым не изменяя физического располо>кения информаiIHIl в блоке 4, уменьн(ение чисел с нечет45 >ычи адресами и увеличение чисел с четными адресами, что эквивалентно переписи информации из суммирующего динамического счетчика в вычитаю(ций. Процесс об >уления блока 4 и co pBifeJIHH информации в пем неизменной обеспе гивается формиро ванием блоком 6 сигналов на выходах 29 и 30 соответственно. Г1о окончании этих >роцессов импульсом с выхода 31 блока 6 счетчик 2 обнуляется, а в счетчик 25 пере >исывается информация о предыдущей раз - нице фаз счетчиков 2 и 7, таким образом обеспечивается привязка опережающих им >ульсов с точностью до лискрета опорной

>астоты.

1309275

Формула изобретения

Формирование выходных запаздывающих и опережающих им пульсов осуществляется динамическим дешифратором 8.

Г1о каждому импульсу синхронизации сформированный в блоке 6 установки на выходе 31 импульс переводит в исходное состояние счетчик 32 каналов (порядковых номеров выходов) дешифратора 8, информация о выходе которого адресует начальное (исходное) слово, выбираемое из памяти кодов (времени) каналов блока ЗЗ. В каждом из циклов пересчета счетчик 2 адреса динамически, например потетрадно, выбирает из блока 33 код времени канала, который сравнивается с кодом времени, поступающим со счетчика 3 числа по входу 34, на элементе 36 сравнения и на триггерахзащелках 36 и 37, затем фиксируется на триггерах 38 и 39. Полярность фронтов синхронизации триггеров 36 и 37 выбрана такой, что в триггерах 36 и 38 формируется результат сравнения с суммирующимся кодом в блоке 4, а в триггерах 37 и 39 — с вычитающимся. Элементы 32, 33, 35 — 41 дешифратора 8 узла образуют канал грубого отсчета, отсчета времени с точностью до периода переполнения счетчика 2. Канал точного отсчета (с точностью до периода импульсов опорной частоты) содержит дешифраторы 42 и 43 счетчиков 2 и 7, коммутатор 44 и мультиплексор 45. На коммутаторе 44, например, путем соединения соответствующего выхода дешифратора с входом .мультиплексора 45, соответствующим определенному номеру канала, фиксируется положение выходного им пульса внутри периода переполнения счетчика адреса в каждом из выходных каналов и передается с выхода мультиплексора 45 на стробирующий вход выходного дешифратора 41.

Таким образом на выходах 41 будут сформированы импульсы, имеющие временное положение относительно импульса синхронизации, старшие разряды кода которого определены в блоке 33, а младшие — в соединениях коммутатора 44. В предлагаемом варианте построения устройства коды опережающих и запаздывающих импульсов не должны пересекаться, поскольку для их хранения использован общий блок 33.

l. Генератор последовательности импульсов, содержащий выходной дешифратор, суммирующее счетное устройство и вычитающий счетчик, в котором счетные входы счетного устройства и вычитающего счетчика соединены со стробирующим входом дешифратора и с первым выходом формирователя импульсов опорной частоты, информационные входы вычитающего счетчика соединены с адресными входами выходного дешифратора и выходами счетного

55 устройства, информационные выходы вычитающего счетчика соединены с информационными входами выходного дешифратора, формирователь импульсов синхронизации, отличающийся тем, что, с целью повышения надежнос и и быстродействия, в него введены первый анализатор переполнения, а счетное устройство содержит блок установки, блок памяти, счетчик числа, анализатор переполнения и счетчик адреса, информационные выходы которого соединены с адресными выходами счетного устройства и адресными входами блока памяти, информ ацион ные входы которого соединены с информационным и выходам и счетного устройства и счетчика числа, а выходы соединены с информационными входами счетчика числа, выходы переполнения при суммировании и при вычитании соединены с первыми входами анализаторов переполнения при суммировании и при вычитании соответственно, выходы которых соединены со счетными входами счетчика числа, вход сброса которого соединен с первым выходом блока установки, второй выход которого соединен с входом сброса счетчика адреса и с выходом сброса счетного устройства, третий выход блока установки соединен с входами синхронизации анализаторов переполнения и с выходом синхронизации счетного устройства, четвертый выход блока установки соединен с входом разрешения записи блока памяти, вход записи которого соединен со счетным входом счетчика адреса, с первым входом блока установки и со счетным входом счетного устройства, выход переполнения счетчика адреса соединен с входами установки анализаторов переполнения, с вторым входом узла установки и с выходом переполнения счетного устройства, третий вход узла установки соединен с информационным выходом счетчика адреса, четвертый и пятый входы узла установки соединены с входами синхронизации и информационным счетного устройства соответственно, выход сброса счетного устройства соединен с входом сброса выходного дешифратора и с входом записи вычитающего счетчика, выходы синхронизации и переполнения счетного устройства соединены с входами синхронизации и установа выходного дешифратора соответственно, входы данных которого соединены с информационными выходами счетного устройства, выход переполнения вычитающего счетчика соединен с входом синхронизации счетного устройства, информационный вход которого соединен с выходом формирователя синхронизирующих импульсов и с входом сброса вычитающего счетчика.

2. Генератор по и. 1, отличающийся тем, что блок установки счетного устройства содержит первый, второй, третий и четвертый

1309275 триггеры, информ ационный вход первого триггера соединен с информационным входом блока установки, синхровход которого соединен с синхровходами первого и четвертого триггеров, выход первого триггера соединен с информационным входом второго триггера, и с первым входом первого элемента И, второй вход которой соединен с первым входом второго элемента И, с выходом элемента равенства и с третьим выходом блока установки, первый выход. которой соединен с выходом первого элемента И, второй вход второго элемента И соединен с информационным входом четвертого триггера и с прямым выходом второго триггера, инверсный выход которого соединен со счетным входом третьего триггера, выход которого соединен с первым входом элемента равенства, второй вход которого соединен с третьим входом блока установки, второй вход которого соединен с синхровходом второго триггера, вход сброса которого соединен с инверсным выходом четвертого триг10 гера, прямой выход которого соединен с вторым выходом блока установки, четвертый выход которого соединен с выходом второго элемента И, вход сброса соединен с входом сброса четвертого триггера.!

30927=) puz. б (309275

Сол JBHTt.ëü М.. (еонона

Редактор Л ..1а и газо

Заказ 1448 54 Ти1 ага 902 11оаписн с

Б11ИИ11И Госсги 1н-гв ииого кои и;-ст (:(.(.Р но аслаки изобретений и открытий

1 15()35, Москиа, 4С -35, Рау иская наб., д. 4Д

Произвог(сти(шю-иола раскис -кос ирсг(прия гис, г. жгород, ул. 11роекгная, 4