Устройство для цифровой обработки сигналов
Изобретение относится к радиотехнике . Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности работы в Нелинейном режиме фильтрации. Устр-во состоит из управлянлцей и операционной частей. Первая из них состоит из генератора 1 тактовых импульсов , счетчика 2 адреса и блока 3 постоянной памяти , в котором заложен алгоритм работы всего устр-ва, а вто8 рая часть, осуществляющая вычисление по формулам - из мультиплексора 4, регистра сдвига (PC) 5, алгебраического накапливающего сумматора (АНС) 6 и блока 7 оперативной памяти. В каждом цикле поступающий на вход 8 информационный сигнал х(п) в PC 5 сдвигается на несколько разря дов.Умноженный т.обр. на коэф. oCi сигнал поступает на АЛС 6. Затем из блока 7 через мультиплексор 4 на PC 5 подается сигнал, который проходит по АНС 6 без сдвига. Далее информация сдвигается PC 5, суммируется в АНС 6 с накопленным в нем результатом и записывается в блок 7, где хранится со следующего цикла. Затем по команде блока 3 в АНС 6 происходит сравнение полученного значения со значением сигнала на выходе 9. Результат сравнения в виде знакового разряда разности поступает на адресный вход блока 3, где происходит вычисление выходного сигнала устр-ва по формуле. Результат записывается в блок 7 и поступает на выход 9. 2 ил. i (Л ОО О СО to ел 00 9 fpuz.l
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (51) 4 Н 03 Н 17/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ll0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
К АВТОРСКОМУ С8ИДЕТЕЛЬСТВУ (21) 3993475/24-09 (22) 23.12,85 (46) 07.05.87.Бюл. ¹ 17 (72) Н.Л.Крыкина и С.M.Ôèëàøîâ (53) 681.32 (088.8) (56) Townsend M., Hoff М., Holm P.
An NM0S microprocessor for analog
signal processing. — IEEE Trans. on
computer, vol. с-29, ¹ 2, February, Авторское свидетельство СССР № 1105899, кл. G 06 F 15/332, Н 03 Н 17/04, 1984. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ (57) Изобретение относится к радиотехнике. Цель изобретения — расширение функциональных возможностей эа счет обеспечения возможности работы в нелинейном режиме фильтрации.
Устр-во состоит из управляющей и операционной частей. Первая из них состоит из генератора 1 тактовых импульсов, счетчика 2 адреса и блока 3 постоянной памяти, в котором заложен алгоритм работы всего устр-ва, а вто„„ЯО„„И09258 А1 рая часть, осуществляющая вычисление по формулам — из мультиплексора 4, регистра сдвига (РС) 5, алгебраического накапливающего сумматора (АНС)
6 и блока 7 оперативной памяти. В каждом цикле поступающий на вход 8 информационный сигнал x(n) в РС 5 сдвигается на несколько разрядов.Умноженный т.обр. на коэф. a(сигнал поступает на АНС 6. Затем иэ блока 7 через мультиплексор 4 на PC 5 подает. ся сигнал, который проходит по АНС
6 без сдвига. Далее информация сдвигается PC 5, суммируется в АНС 6 с накопленным в нем результатом и за.писывается в блок 7, где хранится со следующего цикла. Затем по команде блока 3 в АНС 6 происходит сравнение полученного значения со значением сигнала на выходе 9. Результат сравнения в виде знакового разряда разности поступает на адресный вход блока 3, где происходит вычисление выходного сигнала устр-ва по формуле.
Результат записывается в блок 7 и поступает на выход 9. 2 ил. где x(n) у (п-1") yr(n) у (и-1) ! 130
Изобретение относится к радиотехнике и может быть использовано в системах сбработки и передачи дискретной информации, гидролокации и другой анв;аратуре, где используется циф-. ровая фильтрация.
Целью изобретения является расширение функциональных возможностей устройства для цифровой обработки сигналов за счет обеспечения возможности работы в нелинейном режиме фильтрации, На фиг.1 представлена структурная схема устройства для цифровой обработки сигналов; на фиг. 2 — вид выходного сигнала устройства, Устройство для цифровой обработки сигналов содержит генератор 1 тактовых импульсов, счетчик 2 адреса, блок 3 постоянной памяти, мультиплексор 4, регистр 5 сдвига, алгебраический накапливающий сумматор 6, блок 7 оперативной памяти, вход 8 и выход 9 устройства для цифровой обработки сигналов.
Устройство функционально можно разделить на две части: управляющую и операционную. Управляющая часть состоит из генератора ) тактовых импульсов, счетчика 2 адреса и блока
3, в котором заложен алгоритм работы всего устройства. Остальная часть устройства относится к операционной и состоит из мультиплексора 4, регистра 5 сдвига, алгебраического накапливающего сумматора 6 и блока 7 оперативной памяти. Операционная часть предназначена для вычислений по формулам
yI (n) = x(n)d.,+ У((n 1) (1 Ы1)1 (1) у (n) = у (n 1) (1 — о(д)
+ у (и), если у (n) -у(n-1)(0; (2) у(п) = y (и) (1-й,)
+ у (п) о, если у (n) -у (и-1) ) О, сигнал на входе 8; сигнал на выходе 9 в предыдущем цикле вычислений; промежуточный результат вычислений, используемый для сравнения с сигналом на выходе 9; промежуточный результат вычислений, полученный в предыдущем цикле вычис лений; сигнал на выходе 9; с(1 — коэффициент умножения; соответствующий постоянной времени фильтра 71; коэффициент умножения, 5 соответствующий постоян— ной времени фильтра причем Г1 сс
Устройство для цифровой обработки сигналов в каждом цикле вычисле1О ний работает следующим образом, На вход 8 поступает информационный сигнал x(n) мультиплексор 4 по команде из блока 3 передает его на вход регистра 5 сдвига, где он сдвигается на log 3 разрядов по команде блока 3, тем самым производится умножение x(n) 3„, Затем результат умножения поступает на вход алгебраического накапливающего сумматора б, предварительно обнуленного в начале цикла вычислений, Затем из блока 7 оперативной памяти через мультиплексор 4 на регистр 5 сдвига подается сигнал у (п-l), умножается на единицу, т,е. сдвига не происходит, и пос-. тупает на вход алгебраического накапливающего сумматора 6, где суммируется с накопленным в нем результатом
ЗС вычислений. Далее по команде с блока 3 происходит сдвиг информации в реги -ре 5 сдвига H log.2 31 òàêòîâ. на выходе регистра 5 сдвйга получается произведение у (п-1) „(1, которое поступает на вход алгебраического на35 капливающего сумматора 6, где происходит очередная операция суммирования (или вычитания).
Таким образом, в результате описанных операций производится вычисление по формуле (1) значения у (n), которое по окончании вычислений по формуле (1) записывается в блок ? оперативной памяти и хранится там 5 до следующего цикла вычислений, По команде из блока 3 из блока 7 оперативной памяти вызывается сигнал
y(n — 1) и подается через мультиплексор 4 и регистр 5 сдвига на вход ал5О гебраического накапливающего сумматора 6. Затем из блока 3 подается на управляющий вход алгебраического накапливающего сумматора 6 команда на сравнение (вычитание) у (и) и
>5 y(n-1) . После сравнения величин у (и) и y(n-1) на выходе алгебраического накапливающего сумматора
6 вырабатывается команда на вычисление сигнала на выходе 9 по формуле
1309258
Составитель С.Музычук
Техред М.Ходанич
Редактор И.Николайчук
Корректор Л. Пилипенко
Тираж 902
BHHHIIH Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Заказ 1803/53
По дни с но е
Производственно-полиграфическое предприятие, r.Óæãoðîä, ул. Проектная, 4 (2) или (3), поступающая на дополнительный адресный вход блока 3. Этой командой является знаковый разряд разности у (n)-y(n-1), Далее производятся вычисления по одной из формул (2) или (3) и в результате вычислений на выходе алгебраического накапливающего сумматора
6 получается значение. сигнала у(n), который записывается в блок 7 опера- 10 тивной памяти и является сигналом на выходе 9.
График, представленный на фиг.2, показывает зависимости сигналов у и у1, 1 формула изобретения
Устройство для цифровой обработки сигналов, содержащее последовательно соединенные генератор тактовых им- 20 пульсов, счетчик адреса и блок постоянной памяти, первый, второй, третий и четвертый выходы которого соединены с управляющими входами соответственно мультиплексора, регистра сдвига, алгебраического накапливающего сумматора и блока оперативной памяти, выход которого является выходом устройства для цифровой обработки сигналов, причем выход регист— ра сдвига соединен с информационным входом алгебраического накапливающего сумматора, о т л и ч а ю щ е е с я тем, что, с целью обеспечения возможности работы в нелинейном режиме фильтрации, выход алгебраического накапливающего сумматора соединен с адресным входом блока постоянной памяти и с информационным входом блока оперативной памяти, выход которого соединен с первым информационным входом мультиплексора, второй информационный вход которого является входом устройства для цифровой обработки сигналов, а выход подключен к информационному входу регистра сдвига,