Синусно-косинусный преобразователь

 

Изобретение относится к вычислительной технике, предназначено для вычисления по двоичному коду угла кода его синуса или косинуса в прямом или дополнительном двоичном коде и может быть использовано при построении быстродействующих цифровых уст- j ройств, программы вычислительных ало (.-1 горитмов которых реализуются с помощью подпрограмм взг.тия прямого или дополнительного кода синуса (косинуса ) кода угла при обращении к преобразователю . Цель изобретения - расширение функциональных возможностей за счет представления результата в дополнительном коде. Преобразова тель содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ I, блок 2 памяти, умножитель 3, сумматор 4, первьш элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Новым в преобразователе является то, что он содержит второй 6, третий 7 и четвертый 8 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И 9,10, выходы прямого или дополнительного кода функции кода угла преобразователя и входы двухразрядного кода операции. 2 ил. i О) со О го N5 СО (Риг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 G 06 F 7/548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

Фиг 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4002158/24-24 (22) 03.01.86 (46) 07.04.87. Бюл. Ф 13 (72) Е.Ф.Киселев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

l1! 716042, .кл. G 06 F 15/00, 1978.

Авторское свидетельство СССР

ll! 1005040, кл. G 06 F 7/548, 1981. (54) СИНУСНО-КОСИНУСН1 Й ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике, предназначено для вычисления по двоичному коду угла кода его синуса или косинуса в прямом или дополнительном двоичном коде и может быть использовано при построении быстродействующих цифровых уст- ройств, программы вычислительных ал„„SU„„1302273 A i горитмов которых реализуются с помощью подпрограмм взятия прямого или с дополнительного кода синуса (косинуса) кода угла при обращении к преобразователю. !1ель изобретения — расширение функциональных возможностей за счет представления результата в дополнительном коде. Преобразователь содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, блок 2 памяти, умножитель 3, сумматор 4, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Новым в преобразователе является то, что он содержит второй 6, третий 7 и четвертый 8 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И 9,10, выходы прямого или дополнительного кода функции кода угла преобразователя и входы двухразрядного кода операции. 2 ил. л л л к - f(L.Y) - тг (() 0,1 ),„

VY1 (hsinaf, ) )мт2 (Yl (cosca

Ч Yl (cosa )>„j, где (sinМ )и,(или (созМ) „„ . Л Л )( (1)

)пкЧ 50 прямой код си 55 нуса или ко синуса угла Ы.;

1 13022

Изобретение относится к вычисли-, тельной технике, предназначено для .вычисления по двоичному коду угла кода синуса и кода косинуса в прямоМ или дополнительном двоичном коде и может быть использовано при построении. быстродействующих устройств, программы вычислительных алгоритмов которых реализуются с помощью подпрограмм взятия прямого или допол- 1О нительного кода синуса (косинуса) угла при обращении к преобразователю °

Цель изобретения — расширение функциональных возможностей преобразователя за счет представления результата вычисления в дополнительном коде.

На фиг,l приведена функциональная схема предлагаемого преобразователя ; 20 на фиг.2 — метод кусочно-линейной аппроксимации (КЛА) функции синуса на любом участке аппроксимации при выборе узла аппроксимации в конце участка.

Преобразователь (фиг.1) содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, блок 2 . памяти. умножитель 3. сумматор 4. первый 5. второй 6. третий

7 и четвертый 8 элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ. первый 9 и второй 10 элементы

И. первый 11 и второй 12 кодовые вы-. ходы блока 2, выходы 13 m старших и выходы 14 k =- "и — ш младших разрядов группы 1, входы двухразрядного 35 кода операции. входы (2+n) разрядного кода угла и выходы (1+и) разрядного прямого или дополнительного кода функции кода угла.

Предлагаемый преобразователь по (2+n) разрядному коду Д, угла ос и двухразрядному коду (Y1Y2 опера ии комбинационно вырабатывает код

f функции f в соответствии с выражением, 45

2 (81П()() или (coso()

Ак дополнительный

В процессе функционирования по сигналам о,,gC,, Yl 72 элементы 5, код синуса или косину; са угла .

Связь между р» и () можно охарактеризовать выражениями л и ()(, * (u/2) ()(, (o/2);0 О(, 2 ) =1 ()(/2) (2 M,+Ы, +(лп ); .К„= Г 2 ° k; l

1=1 п

<акоп (1 <п ) где ()(, — разрядная цифра i ro (i

1,0,1,2,...,n) разряда и л кода о(»

С „ — код, образованный п младшими разрядами кода ()) и определяющий прямой приведенный

Угол o(пр = (1) /2) <пр 1

О д „ — код, определяющий дополнительный до 1(/2 приведенный угол o . „, т.е.o)„ + o(.*o>

= Г/2

В процессе работы на выходах уззов и элементов преобразователя по и п сигналам кодов ()а и Y вырабатываются логические сигналы и коды, обозначаемые далее буквами П и Ф, после каждой из которых стоит номер состав- » ной части преобразователя (например, П4 обозначает сигнал на выходе переполнения сумматора 4, а Ф4 обознача-. ет код суммы на выходе сумматора 4) или номер выхода соответствующего

его узла (например, Ф13 обозначает код, формируемый на выходах 13 группы 1).

Вычисление функции (1) осуществляется методом КЛА и использованием тригонометрических формул приведения;

Аппроксимация производится по синусной функции в угле от 0 до »» !2 рад, разбитом на 2 участков аппроксима ции. Величина каждого из этих участков равна 6() (и /2) 2 радиан, а узловая точка выбрана при f Ъ 0 или Yl = 0 в начале участка аппрокси) мации, а при f 6 0 и Yi 1 — в кон-.. це участка аппроксимации.

3 13022

6, 7 и 10 вырабатывают сигналы П5, Пб, П7 и П10 согласно выражениям

: П5 = 0, 0+0)о Ъ 2;

=,M О+

5 (3) П7 = Пб (+ П10;

П10= П5 Yl

1П

V Пб „" оц; 2

V П7;3 К; 2 ф13 < Пб ° . ; 2

1=1

Ф14 П7 ;5 К, 2

1=0)+1

Ф11 = П10 (ein Ф13 ° Ф 1 21 М (6)

11010 ((1) взп (Ф13+2 )-2 )

25 (7) . л — sin C13 1/2Ф (8)

+ Пб + П7 Ф14, Синусно-косинусный преобразователь, содержащий блок памяти, умножитель, сумматор, группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, первый вход первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ является входом первого старшего разряда (2+и) разряд" ного кода угла преобразователя, входы и младших разрядов кода угла пре" образователя соединены с первыми ч входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, первый и второй выходы блока памяти подключены к входу первого слагаемого сумматора и к входу перпо коду, gnl,и сигналам Пб и П7 группы 1 вырабатывают коды а по коду Ф13 и сигналу П!О,блок 2 вырабатывает без знакового разряда прямой (при П10 = 0)1или дополнитель ный (при П10 1) код

20 синуса в узле аппроксимации и код

Ф12 приращения синуса на участке аппроксимации

A A -13\

1)) sin = Ф12 = si)n(Ô13+2 ) )1 /2 — 30 где знак (-1) — отрицательное число, заключенное в квадратные скобки, выра35 батываемое в дополнительном коде.

Кодам Ф13 и Ф14, вырабатываемым группой 1, соответствует код Ф1, оп-. ределяемый выражением

Фl = Ф13 + 2 (Пб + П7) +

A A которое связано с кодами 02„„ и 0 Ад, соотношениями

Л

0(„, при Пб = П7 = 0;

++2, при П6=00 П7=1; (9) при Пб 1, П7 = 0;

К 2, при Пб=П7=1.

По кодам Ф12 и Ф14 и сигналу П7 (при П7 1 код Ф1 представляет с погрешностью 2 код eL или код

-0 л

О даа .что следует непосредственно из выражения (9) множительный блок 3

73 4 .формирует положительный код произве дения

ФЗ = F Ф12 2 " (Ф14 + П7 2 )

0Кр где F „ — оператор операции округления кода Ф12 ° 2 ° (Ф14 +

+П7 2 .);

)2)

2 — номируюШий множитель кода (Ф14 + П7 ° 2 ").

Коды Фll, Ф12 и ФЗ имеют разрядности n, k+1 и К+1 соответственно, а вес единицы младшего разряда каждого из этих кодов равен 2

Сумматор 4 по кодам Ф11 и ФЗ вырабатывает и разрядов кода (1), знаковый разряд которого формируется элементом 8 в соответствии с выражением

П8 - П5 (3+ П4 - a, + М0 У2 9 П4, Сигнал переполнения П4=1 только в случае, когда П10 1, Ф13 = О.. О, а Ф14 = 1...1, что позволяет получить нуль фракции (1) в дополнительном коде.

Реализация известного и предлагаемого преобразователей для и 10 на

ИС серий 133 и 556 показывает, что по аппаратурным затратам сравнивае мые объекты примерно эквивалентны (каждый из них содержит 32 ИС серии 133 и две ИС 556PT5).

Технико-экономическая эффективность предлагаемого преобразователя заключается в том, что он не сложнее известного и по сравнению с ним обладает более широкими функциональныМИ ВОЗМОЖНОСТЯМИФ ПОЗВОЛЯЮЩИМИ IIPOI раммно вычислять код каждой функции угла как в прямом, так и в дополнительном коде.

Формула изобретения

1302273

Составитель З.Шершнева

Редактор Л.Гратилло Техред Л.Олейник Корректор А.Ильин

Подписное

Заказ 1217/48 Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,. Москва, Ж-35 Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4 вого сомножителя умножителя соответственно, выход умножителя соединен с входами младших разрядов второго слагаемого сумматора, вход переноса и входы старших разрядов второго слагамого которого подключены к входу логического нуля преобразователя, отличающийся тем, что, с целью расширения функциональных возможностей за счет пред- 1О ставления результата вычисления в дополнительном коде, в него введены с второго по четвертый элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента И, -.причем вход второго старшего разряда кода угла преобразователя соединен с первыми входами первого элемента И и второго элемента HCKJI10×ÀÞÙÅÅ

ИЛИ, вторые входы которых подключены к входу второго разряда кода опера- 20 ции преобразователя, выход первого элемента И соединен с вторым входом первого элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ, выход которого соединен с первыми входами третьего элемента ИСКЛ10ЧАЮЩЕЕ

ИЛИ и второго элемента И, вход пер- . вого разряда кода операциь| преобразователя подключен к второму входу второго элемента И, выход которого соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом старшего разряда адреса блока памяти, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми входами ш (и = m k) старших элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управляющим входом умножителя и с вторыми входами k младших элементов ИСКЛЮЧА10ЩЕЕ ИЛИ группы, выходы m старших и k младших элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ группы соединены с младшими разрядами адресного входа блока памяти и входом второго сомножителя умножителя, выход переполнения сумматора соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом знакового: разряда, а выходы сумматора являются выходами остальных разрядов прямого или дополнительного кодов функции угла преоб— разователя,