Устройство для контроля дискретного канала
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК"
930 А1
П91 SUш) (51) 4 kl 04 В 3/46
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3814317/24-09 (22) 20,11.84 (46) 23.03.87. Бюл. Р 11 (72) M.ß.Âåðòëèá и Ф.Г.Гордон (53) 621.395.664(088.8) (56) Каналы передачи данных./Под ред, В,0.11!варцмана. М.: Связь, 1970, с ° 279-287.
Авторское свидетельство СССР
Р 760462, кл.H 04 В 3/46, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНОГО КАНАЛА (57) Изобретение относится к электросвязи. Для обеспечения повышения точности контроля введены: на передаче — последовательно соединенные
1-й денифратор начала контрольного кода (ДНКК), дополнительный датчик интервалов и 1-й триггер, а на приеме — 2-й ДНКК, счетный триггер, 3-й и 4-й элементы ИЛИ, элемент ИЛИНЕ и 2-й триггер. 1 з,п, ф-лы, 3 ил, 1298930
Изобретение относится к электросвязи и может быть использоьано в аппаратуре контроля дискретнъ1х каналов или каналов передачи данных.
1(сль изобретения — повышение точности контроля.
На фиг. 1 и 2 приведены структурные электрические схемы соответст-. венно передающей и приемной частей предлагаемого устройства, на фиг,3— временные диаграммы, поясняющие его работу.
Устройство для контроля канала связи содержит в передающей части (фиг. 1) .датчик 1 контрольного кода, 15 включающий регистр 2 сдвига и сумматор 3 по модулю два, первый дешифратор 4 начала контрольного кода, дополнительный датчик 5 интервалов, коммутатор 6 и первый триггер 7, а в приемной части (фиг. 2) — анализатор 8 ошибок, включающий регистр
9 сдвига, первый и второй сумматоры
10 и 11 по модулю два и инвертор 12, второй дешифратор 13 начала контроль- 25 ного кода, датчик 14 интервалов, элемент ИЛИ-НЕ 15, второй триггер
16, первый элемент !!ЛИ 17, счетно триггер !8, первый, второй, третий и четвертый элементы И 19 -22, второй 30 и третий элементы И31И 23 и 24, первый счетчик 25, четвертый элемент Н11И.
26, второй счетчик 27 и анализатор
28 результатов контроля, включающий счетчик 29 ошибок, счетчик 30 измерительных интервалов, первый и второй инверторы 31 и .32, первый и второй элементы И 33 и 34 и логический блок 35.
Устройство работает следующим об- ф1 разом.
Датчик l формирует контрольный код, например, в виде псевдослучайной последовательности (ПСП).Когда во всех разрядах регистра 2 сдвига
Ъ будут записаны единицы, которые могут быть условно приняты за начало контрольного кода, то дешифратор 4 формирует импульс, которым осуществляется фазирование (" Установка 50 в "0") датчика 5 интервалов. При наличии сигнала "Послать код обмена" на вход триггера 7 поступает высокий уровень и очередной импульс из датчика 5 интервалов переводит в состояние "1" триггер 7, который переключает коммутатор 6 на передачу кодов обмена, Таким образом, качало передачи кода обмена совпадает с поступлением очередного .импульса от датчика 5 интервалов. При поступлении на вход триггера 7 низкого уровня (конец передачи кода обмена) очередной импульс от датчика 5 интервалов переводит триггер 7 в состояние
"0" и коммутатор 6 переключается в режим передачи контрольного кода.
На приеме регистр 9 сдвига„ сумматоры 10 и 11 по модулю два, анализатора 8 ошибок осуществляют проверку на соответствие закону формирования контрольного кода и в случае появления ошибок в принимаемой информации на выходе сумматора 11 формируются сигналы ошибок (импульсы нулевого уровня для положительной логики), которые инвертируются инвертором 12 (фиг. 3 м) .
При появлении в регистре 9 сдвига анализатора 8 оптибок во всех разрядах "1" дешифратор 13 формирует импульс фазирования, устанавливающий на 0 датчик 14 интервалов, который начинает работать синфазно с аналогичным датчиком 5 интервалов передающей части устройства (фиг. 1).
Импульсы с выхода датчика 14 интервалов (фиг. За) поступают на счетный вход триггера 18, который обеспечивает поочередное открывание элементов И 19"22. На вторые входы этих элементов поступает тактовая частота
Tl-1 (фиг. 3&).
Импульсы тактовой частоты поступают через открытые элементы И 19
° (21) в первый или второй счетчик
25 или 27. Емкость счетчиков 25 и 27 должна быть численно равна количеству импульсов частоты Тl-1 поступаюУ щих на вход элементов И 19 и 21 за интервал между двумя очередными импульсами датчика 14 интервалов. Импульсы ошибок из анализатора 8 запрещают поступление очередного импульса частоты Tl — 1 на вход соответствующего счетчика 25 или 27. Если за измерительный интервал на выходе анализатора 8 не было импульсов ошибок, то счетчики 25 и 27 (фиг. Зи,к) к приходу импульса из датчика 14 поочередно формируют импульсы, которые запрещают перевод триггера 16 в состояние "0" импульсами от датчика 14, поступающими на С-вход триггера 16, так как поступающие íà S-вход триггера 16 имеют приоритет перед импульсами, поступающими на С-вход этого триггера (фиг. Зл).
3 129893
Если за измерительный интервал на выходе анализатора 8 было К импульсов, то к моменту прихода очередного импульса из датчика 14 в счетчике
25 или ?7 будет недосчитано К импуль- > сов.
Импульс из датчика 14 переводит счетный триггер 18 (фиг. ЗЬ, z) в состояние, при котором по одному входу закрываются элементы И 19 и 22 10 (фиг, ЗД, ) и открываются элементы
И 20 и 21 (фиг. Зд, е). Одновременно по входу С триггер 16 переводится в состояние "0" и открывает по другим входам элементы И 20 и 22. При этом импульсы тактовой частоты Tl 1 через открытый элемент И 20(22) начинают поступать через элемент ИЛИ 25(24) на вход счетчика ?5(27). Количество импульсов В, поступивших на вход счетр0 чика 25(27), равно количеству ошибок, поступивших из анализатора 8 за интервал времени между двумя импульсами датчика 14. Через элемент. ИЛИ 26 (фиг. Зн) эти импульсы поступают в 25 анализатор 28. Если на прием поступает код обмена, то сигнал "Прием кода обмена"через элемент ИЛИ !7 сбрасывает счетчики 25 и 27 и перенос ошибок, вызванный передачей кода обмена, не происходит. Сигнал "Прием кода обмена" совпадает по времени с импульсом датчика 14 и поэтому всегда запрещает перевод триггера 16 в состояние
"0 . Одновременно сигнал "Прием кода обмена" запрещает подсчет меток времени через элемент И 34, которые составляют длительность объема выборки в счетчике 30. так как длительность ь
ПСП составляет ? -1 разрядов, т.е. не кратна 2", то в каждом полном цикле ПСП датчиком 14 формируется ряд интервалов, равных 2 в одном интервале, предшествующем импульсу, формируемому дешифратором 13, и на единицу превышающем длину последнего в цикле интервала. В результате запрещения тактовых импульсов на входе счетчиков 25 и 27 формируется одна ложная ошибка. Для устранения этого явления каждым импульсом дешифратора
13 в элемент И 33 запрещается перенос этой ложной ошибки, формируемой в последнем интервале цикла ПСП. Например, если длина ПСП составляет
?. -1=511 разрядов, а интервал датчика 14 (достаточный для дешифрации кодов обмена) будет выбран, например, 64 такта, то датчик 14 будет форми-1
0 4 ровать семь интервалов по 64 такта, 1 а восьмой интервал — 63 такта. 3а счет укорочения восьмого интервала при переносе ошибок после этого интервала формируется одна ложная ошибка, которая исключается элементом
И 33. Для этого каждым импульсом с дешифратора 13 через инвертор 31 запрещается один импульс в элементе
И 33. Счетчики 25 и 27 (например, емкостью 64 такта) считают тактовые импульсы, которые запрещаются импульсами ошибок. Затем осуществляется досчет этих счетчиков до полного заполнения и импульсы досчета (ошибки) через элемент И 33 поступают в счетчик ?9. В последнем (восьмом) интервале одна ложная ошибка запрещается импульсом выхода дешифратора
13 через инвертор 31, По данным счетчиков 29 и 30 логический блок
35 формирует результаты контроля (исправность канала, коэффициент ошибок и т.п.).
Источником сигналов "Послать код обмена", "Прием кода обмена" самого кода обмена и Tl — 1 является аппаратура контроля (не показана), которая регистрирует изменение состояния контролируемого канала.
Формула и з о б р е т е н и я
1. Устройство для контроля дискретного канала, содержащее на передаче последовательно соединенные цатчик контрольного кода и коммутатор, второй вход которого является входом сигналов кода обмена устройства для контроля дискретного канала, первым входом тактовых импульсов. которого является тактовый вход датчика контрольного кода, а на приеме — анализатор ошибок, датчик интервалов, первый и второй счетчики, первый, второй, третий и четвертый элементы
И, первый элемент ИЛИ, первый и второй входы которого являются соответственно входами сигналов приема кода обмена и сброса устройства для контроля дискретного канала, информационным входом которого является сигнальный вход анализатора ошибок, второй элемент ИЛИ и анализатор результатов контроля, о т л и ч аю щ е е с я тем, что, с целью повышения точности контроля, введены на передаче последовательно соединенные первый дешифратор начала кон5 1298 трольного кода, дополнительный датчик интервалов и первый триггер, а. на приеме — второй дешифратор начала контрольного кода, счетный триггер, третий и четвертый элементы
ИЛИ, элемент ИЛИ-НЕ и второй триггер, при этом на передаче выходы разрядов и тактовый вход датчика контрольного кода соединены соответственно с входами первого дешифратора Я начала контрольного кода н с тактовым входом дополнительного датчика интервалов, а первый и второй выходы первого триггера, второй вход которого является входом сигнала о по- f5 сылке кода обмена, подключены соответственно к третьему и четвертому входам коммутатора, а на приеме— выходы разрядов анализатора ошибок подключены к входам второго дешиф- 2р ратора начала контрольного кода, выход которого подключен к первому входу анализатора результатов контроля и к управляющему входу датчика интервалов, выход которого под- 25 ключен к входу счетного триггера, к
С-входу второго триггера и к второму входу анализатора результатов контроля, первый выход счетного триг— гера через последовательно соединен- дд ные первый элемент И, второй элемент
ИЛИ, первый счетчик и элемент ИЛИ-НЕ подключен к S-входу второго триггера, D-вход которого подключен к общей шине, второй выхоц счетного триггера через второй элемент И подключен к второму входу второго элемента . ИЛИ и к первому входу четвертого элемента ИЛИ, выход которого подключен к третьему вхоцу анализатора результатов контроля, второй выход счетного триггера через последовательно соединенные третий элемент И, 930 6 третий элемент ИЛИ и второй счетчик подключен к второму входу элемента ИЛИ-НЕ, первый выход счетного триггера через четвертый элемент И подключен к вторым входам третьего и четвертого элементов ИЛИ, выход анализатора ошибок подключен к вторым входам первого и третьего элементов И, выход второго триггера подключен к вторым входам второго и четвертого элементов И, третьи входы которых соединены с третьими входами первого и третьего элементов И, с тактовым входом анализатора ошибок и с тактовым входом датчика интервалов, являющимся вторым тактовым входом устройства для контроля дискретного канала, а выход первого элемента ИЛИ подключен к третьему входу элемента
ИЛИ-НЕ, к четвертому входу анализатора результатов контроля и к входам сброса первого и второго счетчиков °
2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что анализатор результатов контроля содержит последовательно соединенные первый инвертор, первый элемент И, счетчик ошибок и логический блок и последовательно соединенные второй инвертор, второй элемент И и счетчик измерительных интервалов, при этом выход счетчика измерительных интервалов подключен к второму входу логического блока, выход которого подключен к входам установки счетчика ошибок и счетчика измерительных интервалов, а первым, вторым, третьим и четвертым входами анализатора результатов контроля являются соответственно вход первого инвертора, второй вход второго элемента И, второй вход перво— го элемента И и вход второго инвертора.
)298930
i i 1 И i! И i i И ПйПИ Пиинппиимише ИИМ
И l333lll xq IIII llllilllIIIIIII I!
298930
Составитель В.Слепаков
Редактор Л.Гратилло Техред И.Ходанич Корректор М, Самборская
Заказ 900/60
Тираж 639 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
)13035, Москва, Ж-35, Раунская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4





