Счетчик импульсов

 

Изобретение относится к автоматике и вычислительной технике и мо8б/код1 дымдг дйкод дымд бб/ход5 дьмВб вшо жет быть применено при построении устройств выдачи команд, распределителей уровней и специальных пересчетных устройств. Цель изобретения - расширение функциональных возможностей путем обеспечения двух дополнительных режимов. Устройство содержит N разрядов, в каждом содержится IK- триггер 1.1-1.N. Для достижения поставленной цели в устройство введены , управляющий 1К-триггЕр 4, элемент И-ИЛИ 2.1-2.(N-1), 3,1-3.(N-1), 5 и 6 и образованы соответствующие связи. 2 нп. Фиг.1

СОЮЗ COBE.TCHÈÕ

СО@1АЛИСТИЧЕСНИХ

РЕСПУ БЛИН

450 4 Н 03 К 23 4.8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д BTGPCH0MY СВИДЕТЕЛЬСТВУ быхсд1 Бькюд2 дтпл дыхаР Auu йааЮ быкодор

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР па ДЕЛА@ ИЗОВРЕТЕНИй И ОТНРЫТИЙ (21) 3980298!24-21 (22) 26.11.85 (46) 23.03.87. Бюл, У 11 (72) В.Ш. Арутюнян, А.M. Степанян и М.Г. Погосян (53) 621.374.32(088.8) (56) Авторское свидетельство СССР

В 784003, кл. H 03 К 23/02, 1980.

Гутников В.С. Интегральная электроника в измерительных приборах.

Л.: Энергия, 1974, с. 65, рис. 32а. (54) СЧЕТЧИК ИМПУЛЬСОВ (57) Изобретение относится к автоматике и вычислительной технике и мо„.SUÄÄ 1298964 А 1 жет быть применено при построении устройств выдачи команд, распределителей уровней и специальных пересчетных устройств. Цель изобретения— расширение функциональных возможностей путем обеспечения двух дополнительных режимов. Устройство содержит разрядов, в каждом содержится IKтриггер 1.1-1,N. Для достижения поставленной цели в устройство введены управляющий IK-триггер 4, элемент

И-ИЛИ 2,1-2.(N-l), 3.1-3,(N-1), 5 и

6 и образованы соответствующие связи.

2 ил.

1298904

Изобретение относится к автоматике и вычислительной технике и может быть применено при построении устройств выдачи команд, формирователей параллельных кодов распределителей 5 уровней и специальных пересчетных — .. устройств °

Цель изобретения — расширение функциональных возможностей путем обеспечения двух дополнительных режимов пересчета.

На фиг. i представлена структур1 ная схема предлагаемого N-разрядного счетчика импульсов; на фиг. 2 — таблицы обеспечиваемых счетчиком с N-7

15 кодовых комбинаций соответственно при трех различных режимах пересчета, где а — шина 8 — логический "0", шины 9 и 10,- логическая "1"; б— шины 8 и 9 — логическая 1, шина н и . 20

10 — логический ."0"; в — шина 8 — логическая "i" шина 9 — логический

"0", шина 10 — логическая "1".

Счетчик импульсов (фиг. I) содержит N разрядных триггеров 1.1-1.д, подключенных своими выходами к их

I-входам первых логических элементов

И-ИЛИ 2.1-2.N и подключенные своими выходами к их К-входам вторые логические элементы И-ИЛИ 3.1-3.N управ30 ляющий IK-триггер 4,.подключенный своим выходом к его I-входу первый дополнительный логический элемент

И-ИЛИ 5 и подключенный своим выходом к его К-входу второй логический эле35 мент И-ИЛИ 6, тактовую шину 7, соединенную с синхронизирующими входами всех разрядных и управляющего IKтриггеров, первую 8, вторую 9 и тре- 40 тью 10 шины изменения режима пересчета. Первые и вторые входы логических элементов h-ИЛИ 2,1-2.N, 3.1.З.N 5 и б по одним входам соединены соответственно с прямыми и инверсными выходами IK-триггеров смежных разрядов и с шинами 8-10 изменения режима пересчета..

Счетчик импульсов работает следующим образом.

Для обеспечения каждого из трех возможных режимов пересчета к шинам

8-.10 прикладываются соответствующие уровни единичных.и нулевых логических потенциалов, разрядные IK-триггеры 2,1-2.N через установочные R u

S асинхронные входы устанавливаются в пулевые ("0") исходные состояния, а управляющий IK òðèããåð 4 — в единичное ("1") исходное состояние, При приложении к шине 8 нулевого потенциала, а к шинам 9 и 10 — единичных потенциалов обеспечивается режим формирования кодов Либау—

Крейга (фиг. 2а). При этом из-за нулевого потенциала на шине 8 запираются по входам. первые структуры И элементов И-ИЛИ 2.1-2.N. В течение первых g тактов работы устройства из-за нулевого потенциала на инверсном выходе триггера 4 запираются по входам также первые и вторые структуры И элементов 3 ° 1-3.N. Это приводит к возникновению постоянного нулевого потенциала на К-входах триггеров 1„1-1.N. В процессе функционирования счетчика участвуют только вторые структуры И элементов И-ИЛИ

2,1-2.N к вторым входам которых по шине 10 приложены единичные потенциалы. Благодаря этому в течение первых N-1 тактов поступления импульсов к шине происходит поочередное заполнение единицами IK-триггеров 1 ° 1-1,N-l начиная с первого триггера 1.1. В этот период триггер

4 управления в соответствии с присутствием на входах элементов И-ИЛИ 5 и 6 потенциалов сохраняет свое первоначальное единичное исходное состояние. После завершения (N-1)-ro такта работы изменяется с "0" на

"1" потенциал на первом входе первой структуры И элемента И-ИЛИ 6, В результате этого в N-м такте ра боты триггер 4 управления переходит в нулевое логическое состояние, Одновременно с этим IK-триггер 1.N также устанавливается в единичное логическое состояние. Этим завершается первый полуцикл. формирования на выходах "Вых.1-Вых,N" кода Либау

Крейга.

Во втором полуцикле первого режима работы счетчика из-за возникшего на инверсном выходе триггера 4 управления единичного потенциала снимается запрет с входов первых и вторых структур И элементов И-ИЛИ 3.1З.N Благодаря этому в течение последующих N, тактов работы триггеры 1.1 1.Я по очереди, начиная с 1.1, переходят в нулевые логические состояния. Из-за изменения на предпоследнем (2N-1)-м такте потенциала с "0" на "1" на втором входе второй струк1298904 ка из-за нулевого потенциала на инверсном выходе управляющего триггера

4 запираются по входам также первые структуры И элементов И-ИЛИ 3.1, N+1

3.(2 ) — 3.N и Вторые структуры И

N+ I элементов И-ИЛИ 3.2-3.(2 ). Это

30 приводит к возникновению постоянных нулевых потенциалов на К-входах.триггеров 1.1-1.N. В процессе функционирования счетчика участвуют только первые структуры И элементов И-ИЛИ

N+1

2.1-2.(2 ), 5 и 6 и вторые струкН+3 туры И элементов И-ИЛИ 2.(- — )-2.N, к входам которых соответственно по шинам 8 и 9 приложены единичные по- 45 тенциалы. Благодаря этому в течеЫ+1 ние первых 2 тактов поступления импульсов к шине 7 происходит поочередно заполнение единицами IKтриггеров 1.1-1.N в двух противоположных направлениях, начиная с центN+1 рального ()-ro разряда.

N-1

Из-за изменения в ()-м такте

2 с "0" на "1" потенциала на первом входе первой структуры И элемента

И-ИЛИ 6 управляющий триггерв 4 в туры И элемента И-HJIH 5 управляющий триггер 4 в 2N-м такте переходит в единичное логическое состояние.

Этим завершается полный цикл формирования на выходах "Вых.l-Вых.N" ко- 5 да Либау — Крейга.

Последующие циклы работы этого режима аналогичны описанному первому циклу. Период повторения кодов в первом режиме определяется выражением

T=2N., Если к шинам 8 и 9 приложены единичные потенциалы, а к шине 10 — нулевой потенциал, то созцается режим пересчета в коде.(фиг. 2б) ° При этом

15 из-за нулевого потенциала на шине 10 запираются по входам вторые структуN+l ры И элементов И-ИПИ 2,1-2.(), Ny3 20

3.1, 3.()-3.N, 5 и 6., а также первые структуры И элементов И-ИЛИ

2.(— - )-2,N, 3.2-3,(). В течеN+3 N+1

N+I

25 ние первых тактов работы счетчи2

N+l (2 )-м такте переходит в нулевое логическое состояние. Этим заканчивается первый полуцикл работы счетчика во втором режиме.

Во втором полуцикле второго режима работы счетчика из-за возникшего на инверсном выходе триггера 4 управления единичного потенциала снимается запрет с входов первых структур И

N+3 элементов И-ИЛИ 3,1, 3.(„ )-З.N и вторых структур И элементов И-ИЛИ

N+l

3.2-3.(). Благодаря этому в теН+1 чение последующих (— - ) тактов работы триггеры I.I-I.N поочередно, начиная с крайних триггеров 1.1 и 1.N переходят в нулевые логические состояния. Из-за изменения в предпоследнем N-м такте потенциала с "1" на

"0" на втором входе первой структуры

И элемента И-ИЛИ 5 управляющий триггер 4 в (N+I)-м такте переходит в единичное состояние. Этим завершается полный цикл формирования кодов второго режима работы (фиг. 2б). Последующие циклы аналогичны описанному первому циклу. Период повторения кодовых комбинаций в этом режиме определяется выражением T=N+I.

Третий режим формирования кодовых комбинаций создается при приложении к"шине 9 нулевого потенциала и к шинам 8 и 10 единичных потенциалов (фиг. 2в). При этом из-за нулевого потенциала на шине 9 запираются по входам первые структуры И элементов

И-ИЛИ 2,1-2.(), 3.1, .3.()З.N 5 и 6, а также вторые структуN+3 ры И элементов И-ИЛИ 2.(2 )-2.N, N+1 И+1

3.2-3.(— - ). В течение первых -ттактов аботы счетчика из-sa нулевого потенциала на инверсном выходв управляющего триггера 4 запираются по входам также первые структуры И

N+I элементов И-ИЛИ 3.2-3.()

2 и вторые структуры И элеменN + 3 тов И-ИЛИ 3.1, 3.()-3 N.

Это приводит к возникновению постоянных нулевых потенциалов на К-входах триггеров 1.1-1.N.. В процессе функционирования счетчика участвуют толь1298904

IH Формула

55 ко вторые структуры И элементов И-И1

N+1

2,1-2.(), 5 и 6 и первые струкN+3 туры И элементов И-ИЛИ 2.(2 )-2.N, на входы которых соответственно по

5 шинам 8 и 10 приложены единичные потенциалы. Благодаря этому в течение

И+1 первых тактов поступления импуль2

1О сов к шине 7 происходит поочередное заполнение единицами IK -триггеров

1.1-1.Б в двух противоположных направлениях, начиная с крайных (1-го и N-го) разрядов. Из-за изменения в ()-м такте с "0" на "1" потенци2 ала на первом входе второй структуры

И элемента И-ИЛИ 6 управляющий триггер 4 в (— у- )-м такте переходит в

И+1 20 нулевое логическое состояние. Этим заканчивается первый полуцикл работы счетчика в третьем режиме. I

Во втором полуцикле третьего режима работы счетчика из-за появления на инверсном выходе триггера 4 управления единичного потенциала снимается запрет с входов вторых струк- 30

N+3 тур И элементов И-ИЛИ 3.1, 3.(2 )З.N и первых структур И элементов

0+1

И-ИЛИ 3.2-3.(2 ). Благодаря этоN+1 З5 му в течение последующих () так2 тов работы триггеры 1.1-1.N поочередно, начиная с центрального разряда, переходят в нулевые логические состояния. Из-за изменения в предпослед40 нем N-м такте потенциала с "1" на

"0" на втором входе второй структуры И элемента И-ИЛИ 5 управляющий триггер 4 в (N+1)-м такте переходит

45 в единичное состояние. Этим завершается полный цикл формирования кодов третьего режима работы (фиг. 2в).

Последующие циклы аналогичны описанному первому циклу. Период повторения кодовых комбинаций в этом режиме

50 также определяется выражением Т=Н+1.

Таким образом, предлагаемый N-разрядный счетчик импульсов позволяет обеспечить три различных режима пересчета, в связи с чем обладает расширенными функциональными возможностями:. изобретения

Счетчик импульсов, содержащий в каждом из N, где N — нечетное число, разрядов IK-триггер, подключенный синхронизирующим входом к тактовой шине, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения двух дополнительных режимов пересчета, дополнительно содержит управляющий IK-триггер, входы I и К которого соединены с выходом первого и второго дополнительных элементов ИИЛИ, три шины изменения режима пересчета и первый и второй логические элементы И-ИЛИ с первой и второй структурами И в каждом разряде, соединенные своими выходами соответственно с I- и К-входами всех разрядных ЕК-триггеров, прямой выход каждого IK-триггера с второго по

N+1 N+5 (2 )-й разряд и с (, )-го по

N-й разряд соединен с первым входом первой структуры И первого элемента

И-ИЛИ предыдущего разряда, прямой

N+1 выход IK-триггера ()-го разря2 да и инверсный выход ХК-триггера

N+3 (2 )-ГО разряда соединены сооТ ветственно с первым и вторым входами первой структуры И первого дополнительного элемента И-ИЛИ, прямой выход IK-триггера N-го разряда и инверсный выход IK-триггера (N-1)-ro разряда соединены соответственно с первым и вторым входами- второй структуры И первого дополнительного элемента И-ИЛИ, прямой выход IK-триггера (N-1)-ro разряда и инверсный выход IK-триггера N-го разряда соединены соответственно с первым и вторым входами первой структуры И второго дополнительного элемента

И-ИЛИ, прямой выход IK-триггера

N+3. ()-го разряда и инверсный выход

N+1, IK-триггера (. )-ro разряда сое2 динены соответственно с первым и вторым входами второй структуры И второго дополнительного элемента

И-ИЛИ, инверсный выход каждого IKN+1 триггера с третьего по ()-й

N+5

2 разряд и с ()-го по N-й разряд

1298904

О

00 00 ава

10000 00

Фиг.2

ЯНИИПИ Заказ 898/59 Тираж 902

Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4 соединен с первым входом первой структуры И второго элемента И-ИЛИ предыдущего разряда, инверсный выход

ТК-триггера второго разряда соединен с первым входом второй структуры И ; 5 второго элемента И-ИЛИ первого разряда, прямой выход управляющего IKтриггера соединен с первыми входами первых структур И первых элементов fg

И+1

И-ИЛИ (— )-го и N-ro .разрядов и

2 с первым входом второй структуры И первого элемента И-ИЛИ, первого разряда, прямой и инверсный выходы каж- 15 дого IK-триггера с первого по (N-1)-й разряд соединены с первыми входами вторых структур И первых и вторых элементов И-ИЛИ последующего разряда, инверсный выход управляющего IK- 2п триггера соединен с вторыми входами первых и вторых структур И вторых элементов И-ИЛИ всех разрядов, первая шина изменения режима пересчета соединена с вторыми входами первых 25 структур И первых элементов И-ИЛИ всех разрядов., с первыми входами первых структур И вторых элементов И-ИЛИ

N+1 ()-го и N-го разрядов и с тре2 30 тьим входом второй структуры И второго дополнительного элемента И-ИЛИ, вторая шина изменения режима пересчета соединена с третьим и первым входами первой структуры И соответствеиио первого и второго элемента

И-ИЛИ первого разряда, с третьими входами первых структур И и с третьими входами вторых структур И соответственно первого и второго элементов

N+!

И-ИЛИ с второго по ()-й разряд

У с вторыми входами вторых структур И и с третьими входами первых структур

И соответственно первого и второго

N+3 элементов И-ИЛИ ()-го по М-й

2 разряд и с третьими входами первых структур И первого и второго дополнительных элементов И-ИЛИ, третья шина изменения режима пересчета соединена с вторым входом второй структуры И и с третьим входом oòîðîé структуры И соответственно первого и второго элементов И-ИЛИ первого разряда, с вторым входом второй структуры И и с третьим входом первой структуры И соответственно первых и вторых элементов И-ИЛИ с втоМ+1 рого по (2 )-й разряд, с третьим входом первой структуры И и с третьим входом второй структуры И соответственно первого и второго элементов

N+3

И-ИЛИ с (— )-го по N-é разряд и . 2 с третьим входом второй структуры И и с четвертым входом второй структуры И соответственно первого и второго дополнительных элементов И-ИЛИ,