Устройство задержки

 

Изобретение относится к вычислительной технике и цифровым системам : управления. Цель изобретения - упрощение устройства при задержке пачек импульсов с высокой точностью в широком диапазоне задержек. Устройство задержек содержьг задатчик I кода, генератор 2, формирователь 3, счетчики 5-7, оперативное запоминающее устройство 9, сумматор 10 и входную 13 и выходную 15 шины.. В устройство введены злемент 4 запрета , мультиплексор 8, элементы 1I и 12 сравнения и шина 14 Сброс. Для конкретно приведенного примера исполнения устройства погрешность времени задержки равна ,001 с, а диапазон задержек 0,001 - 4 ч 33 мин 04 с. 3 ил. i (Л Фиг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИК

„„SU„„1298876 (51)4 Н 03 К 5/153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3974577/24-21 (22) 11.11.85

Фиг.1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (46) 23.03.87. Бюл. Ф ll (71) Горьковский исследовательский физико-технический институт при

Горьковском государственном университете им. Н.И.Лобачевского (72) Н.Н.Макаров (53) 621.374 (088.8) (56) Авторское свидетельство СССР

11 1109895, кл. Н 03 К 5/13, 10.01.83.

Авторское свидетельство СССР

9 1144188, кл. Н 03 К 5/153, 12.I0.83. (54) УСТРОЙСТВО ЗАДЕРЖКИ (57) Изобретение относится к вычислительной технике и цифровым системам: управления. Цель изобретения— упрощение устройства при задержке пачек импульсов с высокой точностью в широком диапазоне задержек. Устройство задержек содержиг эадатчик

l кода, генератор 2, формирователь

3, счетчики 5 — 7, оперативное запоминающее устройство 9, сумматор 10 и входную 13 и выходную 15 шины.. В устройство введены элемент 4 запрета, мультиплексор 8, элементы 11 и

12 сравнения и шина 14 "Сброс". Для конкретно приведенного примера исполнения устройства погрешность времени задержки равна 0,001 с, а диапазон задержек 0,001 — 4 ч 33 мин

04 с. 3 ил.

98876 2

pecy A„...A,,а при нулевом — считывание. Конкретные параметры приведенного устройства следующие: й.„ =

40 11

= 2 Гц, счетчик 5 имеет 25 разрядов. Код на выходе задатчика 1 24разрядный; сумматор 10 и элемент

12 сравнения 24-разрядные; счетчики

6 и 7 имеют по 4 разряда.

Устройство работает следующим образом.

После включения устройства на ши, ну 14 необходимо подать сигнал

"Сброс", устанавливающий счетчики

5 — 7 в нулевые состояния, Тактовые импульсы с генератора 2 поступают на счетчик 5, на выходе которого формируется изменяющийся во времени двоичный код текущего времени. На адресных входах ОЗУ 9 поддерживается нулевой код, так как состояние. счетчиков 6 и 7 нулевое. При поступлении переднего фронта входного сигнала

1 12

Изобретение относится к вычислительной технике и цифровым системам управления и может быть применено, в частности, для повторения серии управляющих сигналов путем их задержки на заданный интервал времени, задаваемый с высокой точностью и в широком диапазоне.

Цель изобретения — упрощение устройства при задержке пачек импульсов с высокой точностью в широком диапазоне задержек.

На фиг.l представлена функциональная схема устройства задержки; на фиг.2 — схема формирователя; на фиг.3 — временные диаграммы работы устройства задержки.

Устройство задержки содержит задатчик 1 кода, генератор 2, формирователь 3, элемент 4 запрета, счетчики 5 — 7, мультиплексор 8, оперативное запоминающее устройство (ОЗУ) 9, сумматор 10, элементы 11 и 12 сравнения, входную шину 13 устройства, шину 14 "Сброс" и выходную шину 15 устройства.

О

Входная шина 13 соединена с входом формирователя 3, второй вход которого подключен к выходу генератора 2, к счетному входу счетчика 5 и к первому прямому входу элемента 4 запрета. Первый выход формирователя

3 соединен с входом записи ОЗУ .9, а второй — со счетным входом счетчика

6, с управляющим входом мультиплексора 8 и с первым входом запрета элемента 4. Шина 14 "Сброс" устройства соединена со сбросовыми входами счетчиков 5 — 7. Выходы задатчика 1 кода соединены с первбй группой входов сумматора 10, выходы счетчика 5— с первсьй группой входов элемента 12 сравнения и через ОЗУ 9 с второй группой входов сумматора 10, соединенного выходами с второй группой входов элемента 12 сравнения, соединенного выходом с вторым прямым входоя элемента 4. Выходы счетчика 6 соединены с первыми группами входов мультиплексора 8 и элемента ll сравнения, а выходы счетчика 7 — с вторыми группами входов мультиплексора

8 и элемента 11 сравнения. Выход первого разряда счетчика 7 соединен с выходом устройства, а выход элемента 11 сравнения - с вторым входом запрета элемента 4, соединенного выходом со .счетным входом счетчика 7.

1О

ЗО

Выходы мультиплексора 8 соединены с адресными входами ОЗУ 9.

Формирователь 3 (фиг.2) содержит, например, элемент НЕ 16, D-триггеры

17 — 19 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

20 и 21. При подаче на вход а формирователя импульсного сигнала на выходе 22 формируются два импульсных. сигнала по фронту и по срезу входного сигнала длительностью, равной длительности импульса на входе 23 (CI) а на выходе 24(СЗ) — два импульсных сигнала длительностью, равной периоду следования импульсов на входе 23 ° Триггеры 17 — 19 обеспечивают задержку фронта и среза входного сигнала, а элементы 20 и 21 формируют сигналы, когда состояния триггеров 18 и 19 и соответственно триггеров 17 и 19 не равны.

На временной диаграмме (фиг.3) поясняется процесс формирования импульсов на выходах 22 и 24. Задатчик

1 кода выдает двоичный код времени задержки, который может устанавливаться, например, переключателями. Генератор 2 формирует тактовые импульсы с высокой стабильностью частоты Й

Счетчики 5 — 7 срабатывают по заднему фрокту счетного импульса. Мультиплексор 8 при единичном сигнале P пропускает код с первой группы входов,а при нулевом сигнале P — с второй группы входов. ОЗУ 9 при единич1 ном сигнале на входе Ч осуществляет запись информации D,...D „ по ад1298876 4 формирователь 3 вырабатывает импульсы С2 и С3.

Импульс СЗ, который появляется раньше импульса С2, подключает выходы счетчика 6 к адресным выходам 5

ОЗУ 9, а импульс С2 записывает код текущего времени из счетчика 5 в нулевую ячейку ОЗУ 9. По заднему фронту импульса СЭ счетчик 6 переходит в следующее состояние. По заднему 10 фронту входного сигнала формирователь 3 вновь формирует импульсы С2 и

СЗ, которые записывают в первую ячейку ОЗУ 9 время прихода заднего фронта входного сигнала и переключают счетчик 6. При дальнейшем поступлении входных сигналов время прихода их переднего и заднего фронтов записывается в последующие ячейки ОЗУ 9.

При,отсутствии импульсов С2 и СЗ 20 на адресные входы ОЗУ 9 подается код со счетчика 7, а ОЗУ 9 работает в режиме считывания. Так как первоначальное состояние счетчика 7 нулевое, из ОЗУ 9.считывается код време- 2S ни прихода переднего фронта первого входного сигнала, который на сумматоре 10 складывается с кодом времени задержки, поступающим с задатчика 1 кода. При сравнении кода с выхода сумматора 10 с кодом текущего времени элемент 12 сравнения выдает единичный сигнал, поступающий на элемент 4, на запрещающих входах которого присутствуют нулевые сигна- 35 лы. Тактовый импульс с генератора 2, проходя через элемент 4, устанавливает счетчик 7 в нулевое состояние.

На выходе ОЗУ 9 устанавливается код времени прихода заднего фронта, который после суммирования с кодом времени задержки поступает на элемент 12 сравнения.

При сравнении кода текущего времени с кодом на выходе сумматора 10 элемент 12 выдает единичный сигнал и счетчик 7 устанавливается во второе состояние. С выхода первого разряда счетчика 7 сигнал поступает на выход устройства. Таким образом, счетчик 7 в нечетные состояния уста- навливается задержанным передним фронтом входных сигналов, а в четные состояния — задержанным задним фронтом входных сигналов. Если состояния счетчиков 6 и 7 одинаковы, на выходе элемента 11 сравнения устанавливается единичный сигнал, эалрещающий работу элемента 4, благодаря чему код счетчика 7 не может быть большс кодасчетчика 6.

Дискретность задания времени задержки равна 27, где i — период следования импульсов с выхода генератора 2, а диапазон времени задержки определяется разрядностью и кода с выхода задатчика кода и равен 2

2 27. При высокой стабильности частоты генератора 2 точность времени задержки определяется его дискретностью. Для конкретного приведенного примера исполнения устройства погрешность времени задержки 0,001 с, а диапазон задержек 0,001 с — 4 ч

33 мин. 04 с.

Формула изобретения

Устройство задержки, содержащее входную и выходную шины устройства, задатчик кода, оперативное запоми— нающее устройство, первый, второй и третий счетчики, сумматор и последовательно соединенные генератор и формирователь, первый выход которого подключен к входу записи оперативного запоминающего устройства, соединенного информационными входами с выходами первого счетчика, а выходы задатчика кода подключены к первой группе входов сумматора, о т л и— ч а ю щ е е с я тем, что, с целью упрощения при задержке пачек импульсов с высокой точностью в широком диапазоне задержек, в устройство введены элемент запрета, мультиплексор, первый и второй элементы сравнения и шина "Сброс", соединенная со сбросовыми входами первого, второго, третьего счетчиков, причем входная шина устройства соединена с вторым входом формирователя, второй выход

1 которого соединен со счетно входом второго счетчика, с управляющим входом мультиплексора и первым входом запрета, второй вход запрета которого соединен с выходом первого элемента сравнения, первый и второй прямые входы элемента запрета соединены соответственно с выходом генератора и выходом второго элемента сравнения, а выход — со счетным входом третьего счетчика, причем выход генератора соединен также со счетным входом первого счетчика, выходы которого подключены к первой группе входов второго элемента сравнения, l298876 счетчика соединены с вторыми группами входов мультиплексора и первого элемента сравнения, причем выход первого разряда третьего счетчика также соединен с выходом устройства, а выходы мультиплексора — с адресными входами. оперативного запоминающего устройства.

I нпуа 17 элеиеяпа 13

Составитель А.Титов

Техред А.Кравчук Корректор А.Обручар

Редактор В.Петраш

Заказ 896/57 Тираж 902 Подписное

FHHHIIH государственного комитета СССР по делам изобретений и открытий

l13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 вторая группа входов которого соединена с выходами сумматора, соединенного второй группой входов с выходами оперативного запоминающего устройства, при этом выходы второго счетчика соединены с первыми группами входов мультиплексора и первого элемента сравнения, выходы третьего пяниЕ тб яР С77

15)