Устройство для имитации сбоев

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для отработки и определения эффективности программноаппаратных средств контроля. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит одноразрядный блок 1 памяти,блок 2 памяти, коммутатор 3, элемент И 4, элемент 5 задержки, счетчик 6 и дешифратор 7. Сущность изобретения заключается в сжатии искаженной информации в блоке 2 памяти, т.е. объем .блока 2 памяти существенно, уменьшен, так как его объем равен объему искаженной информации, а не объему основной памяти ЦВМ. 1 ил. ю X) о сд эо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) и (11) (594 G 06 F 11 24 ((9

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3874963/24-24 (22) 22.03.85 (46) 15.03.87, Бюл. 11 10 (72) E.ß.Âàâðóê, А.А.Мельник и И.Г.Цмоць (53) 681.3 (088.8) (56) Патент США В 4308616, кл, С 06 F 11/22, опублик. 1981, Авторское сйидетельство СССР

В 1107126, кл. С 06 F 11/22, 1983. (54) УСТРОЙСТВО .ДЛЯ ИМИТАЦИИ СБОЕВ (57) Изобретение относится к цифро-. вой вычислительной технике и может быть использовано для отработки и определения эффективности программноаппаратных средств контроля. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит одноразрядный блок 1 памяти, блок

2 памяти, коммутатор 3, элемент И 4, элемент 5 задержки, счетчик 6 и дешифратор 7. Сущность изобретения заключается в сжатии искаженной информации в блоке 2 памяти, т.е. объем .блока 2 памяти существенно, уменьшен, так как его объем равен объему искаженной информации, а не объему основной памяти ЦВМ. 1 ил. ка 6), а с единичного. Время задержки элемента 5 задержки должно быть больше времени реакции программноаппаратных средств контроля ЦВМ. Информация с выхода 11 устройства поступает в ЦВМ, при этом в одном случае (единичное значение соответствующей ячейки блока 1 памяти) в ЦВМ поступает искаженная информация, а в другом (нулевое значение соответствующей ячейки блока 1 памяти) искажение должно быть обнаружено программно-аппаратными средствами контроля

ЦВМ и последние должны соответствующим образом на. них прореагировать.

Адресная часть блока 1 памяти равна адресности основного блока памяти ЦВМ.

Устройство для имитации сбоев, содержащее одноразрядный блок памяти, блок памяти и коммутатор, причем ин25 формационный вход устройства соединен с первым информационным входом коммутатора, выход которого является информационным выходом устройства, выход одноразрядного блока памяти соединен с управляющим входом коммутатора, выход блока памяти соединен с вторым информационным входом коммута, тора, младшие разряды группы адресных входов устройства соединены с первой группой адресных входов одноразряд35 ного блока памяти, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат; в устройство введены элемент И, элемент задержки, дешифратор и счетчик, причем

40 вход задания режима имитации сбоя устройства соединен с первым входом элемента И, выход одноразрядного блока памяти соединен с вторым входом элемента И, выход которого через

45 элемент задержки соединен с счетно входом счетчика, выход которого соединен с первой группой адресных входов блока памяти, старшие разряды группы адресных входов устройства

50 соединены с входами дешифратора, выходы которого соединены с вторыми группами адресных входов одноразрядного блока памяти и блока памяти.

ВНИИПИ Заказ 782/5л

Тираж 673 Подписное

Произв.-полигр. пр-тие, г. Ужгород,, ул. Проектная, 4

1 1297058

Изобретение относится к цифровой вычислительной технике и может быть использовано для отработки и определения эффективности программно-аппаратных средств контроля и обеспечения надежности ЦВМ, устойчивых к сбоям.

Целью изобретения является сокра щение аппаратурных затрат.

На чертеже приведена функциональ- 1О ная схема устройства для имитации сбоев.

На чертеже приняты следующие обозначения: одноразрядный блок 1 памяти, блок 2 памяти, коммутатор 3, элемент

И 4, элемент 5 задержки, счетчик 6 дешифратор 7, старшие разряды группы адресных входов 8 устройства,информационный вход 9 устройства, вход

10 задания режима имитации сбоя,информационный выход 11 устройства.

Устройство работает следующим образом.

По сигналу начальной установки (на чертеже не показан) счетчик 6 устанавливается в нулевое состояние.

При поступлении на вход 8 устройства адреса происходит считывание информации из одноразрядного блока 1. Стар шие разряды адреса, продешифрированные дешифратором 7, служат сигналом выборки соответствующей микросхемы блоков памяти 1 и 2, а младшие разряды адресного входа устройства служат адресом считывания микросхемы блока 1 памяти. По тому же адресу считывается информация с основной памяти ЦВМ, поступающая на вход 9 устройства. Если на выходе одноразрядного блока 1 памяти единица, то коммутатор 3 коммутирует на выход 11 сигнал с выхода блока 2 памяти, если на выходе блока 1 памяти "0", то на выход коммутатора 3 поступает сигнал с входа 9 устройства. При наличии единицы на входе 10 устройства и единицы на выходе блока 1 единичный сигнал появляется на выходе элемента И 4, задерживается на элементе задержки 5 и увеличивает значение счетчика 6 на +1 Следующая искаженная информация считывается не с нулевого адреса (начальное состояние счетчиформула изобретения