Устройство контроля чередования фаз в трехфазной сети
Изобретение относится к электротехнике , в частности к релейной защите . Цель изобретения - повышение надежности путем упрощения сопряжения блока контроля чередования фаз с исполнительным блоком. При .прямом чередовании фаз сети скважность им- :пульсов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 3, на выходе схемы 7 будет логический О, поступающий на вход исполнительного блока 12. При обратном чередовании фаз сети скважность импульсов, поступаницих с выходов триггеров 4-6 на входы схемы 7, равна 1,5, на выходе схемы 7 будет логическая 1, поступающая на вход исполнительного блока 12. 3 ил. f (Л I Фиг.1 I
СОЮЗ СОВЕТСНИХ
СО1.1ИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 Н 02 Н 7/09, 3/24
В РГ. .1 " 9 Я
13 „ „ 13
И1-:.::)!"" :..":.к
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
L фиг.1
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
Н А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3877609/24-07 (22) 03.04.85 (46) 23.02.87. Бюл. У 7 (72) В.А.Павлов и А.С.Семиков (53) 621, 316. 925 (088. 8) (56) Авторское свидетельство СССР
У 964843, кл. Н 02 Н 7/09, 1981, Авторское свидетельство СССР
Р 744838, кл. H 02 Н 7/097, 1978. (54) УСТРОЙСТВО КОНТРОЛЯ ЧЕРЕДОВАНИЯ ФАЗ В ТРЕХФАЗНОЙ СЕТИ (57) Изобретение относится к электротехнике, в частности к релейной защите. Цель изобретения — повышение надежности путем упрощения сопряже. SU„„> 292099 А 1 ния блока контроля чередования фаз с исполнительным блоком. При .прямом чередовании фаз сети скважнасть импульсов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 3, на выходе схемы 7 будет логический "0", поступающий на вход исполнительного блока 12. При обратном чередовании фаэ сети скважность импульсов, поступающих с выходов триггеров 4-6 на входы схемы 7, рав.на 1,5, на выходе схемы 7 будет логическая "1", поступающая на вход исполнительного блока 12. 3 ил,1292099
Изобретение относится к электротехнике и может быть использовано в системах контроля и защиты трехфаэных нагрузок от неправильного чередования фаз сети.
Цель изобретения — обеспечение контроля как прямого, так и обратно. го чередования фаз двумя устойчивыми логическими состояниями и упрощение сопряжения с исполнительным устройством.
На фиг.l изображена функциональная схема устройства; на фиг.2 и 3 временные диаграммы, поясняющие принцип работы устройства (прямое и обратное чередование фаз соответственно).
Устройство содержит детекторы
1-3 нулевого уровня, асинхронные
R-S триггеры 4-6> схему 7 выявления большинства иэ трех входных сигналов, собранную на элементах И-НЕ 8—
11 и исполнительного блока 12..
Устройство работает следующим образом.
Детекторы 1-3 нулевого уровня выделяют и преобразуют в последовательность импульсов нулевые уровни синусоидального напряжения. Импульсы с выходов детекторов 1-3 нулевого уровня поступают на входы асинхронных R-S триггеров 4-6, переключая их. Временные диаграммы напряжений на входах и импульсов на выходах детекторов 1-3 нулевого уров ня при прямом и обратном чередовании фаз сети изображены на диаграммах
U1 112, БЗ и Б4, И, 06 (фиг.2 и 3) соответственно.
При прямом чередовании фаз сети скважность импульсов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 3. В любой момент времени на одном иэ входов схемы 7 выявления большинства из трех сигналов присутствует логическая "1", а на двух других входах схемы 7 выявления большинства из трех сигналов — логическая "0". Временные диаграммы напряжений на выходах триг-. . геров 4-6 изображены на диаграммах
07, U8, U9 (фиг.2) соответственно, На выходе схемы 7 выявления большинства из трех сигналов имеется логический "0" поступающий на вход исполнительного устройства 12 Вре4 менные диаграммы на выходах элемен45
55
40 тов И-HE 8-11 схемы 7 выявления большинства из трех сигналов изображены на диаграммах UI0, Ull, U12
U13 (фиг.2) соответственно, При обратном чередовании фаз сети скважность импульсов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 1,5. В любой момент времени на одном их входов схемы 7 выявления большинства из трех сигналов имеется логический "0" а на двух тругих входах схемы 7 выявления большинства из трех сигналов — логические "1". Временные диаграммы напряжений на выходах триггеров 4-6 изображены на диаграммах
U7 U8, U9 (фиг.3) соответственно, На выходе схемы 7 выявления большинства из трех сигналов имеется логическая "1", поступающая на вход исполнительного устройства 12, Временные диаграммы на выходах элементов И-НЕ 8-11 схемы 7 выявления большинства из трех сигналов изображены на диаграммах UIO Ull, U12 U13 (фиг.3) соответственно.
При контроле прямого и обратного чередования фаз сети предлагаемым устройством не требуется дополнительная обработка выходного сигнала для сопряжения с исполнительным устройством.
Использование предлагаемого уст-.
1 ройства в системах контроля и защиты трехфазных нагрузок от неправильного чередования фаз сети по сравнению с известным позволяет упростить сопряжение с исполнительным устройством, уменьшить количество используемых элементов и уменьшить стоимость комплектующих элементов на 20 .
Устройство можно выполнить в микроэлектронном исполнении, так как оно не содержит реактивных и подстраиваемых элементов, Работоспособность устройства не зависит от изменения частоты сети и перекоса фаз сети. Р о р м у л а и з о б р е т е н и я
Устройство контроля чередования фаз в трехфаз ной сети, содержащее три детектора нулевого уровня и исполнительный блок, о т л и ч а ю— щ е е с я тем, что, с целью по1292099 вышения надежности путем упрощения сопряжения блока контроля чередования фаз с исполнительным блоком,. оно дополнительно снабжено тремя асинхронными триггерами и схемой выявления большинства из трех сигналов, причем выход первого детектора нулевого уровня соединен с входом S первого триггера и входом
R третьего триггера, выход второго детектора нулевого уровня соединен с входом S второго триггера и входом
R первого триггера, выход третьего детектора нулевого уровня соединен с входом S третьего триггера и входом R второго триггера, выход Q первого триггера соединен с первым входом схемы выявления большинства из трех входных сигналов, выход Q второго триггера соединен с вторым входом схемы выявления большинства из трех входных сигналов, выход Q третьего триггера соединен с третьим
10 входом схемы выявления большинства из трех входных сигналов, выход схемы выявления большинства из трех входных сигналов соединен с входом исполнительного блока.
1292099
Составитель В.Орлов
Редактор О.Головач Техред д.Серикова Корректор В.Бутяга
Заказ 280/54 Тираж 619 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4
