Вычислительное устройство

 

Устройство может быть использовано автономно в специализированных вычис лителях или в комплексе с большой ЭВМ в качестве функционального расширителя. Целью изобретения является расширение класса решаемых задач за счет возможности вычисления выражений видаоС Х г Z/y. Устройство содержит сумматоры 1.1 первой группы, сумматоры 1.2 второй группы, узлы 2 формирования итерационных переменных, входы 3,4,5,6 аргументов, выходы 7, 7 результата . Вычисление производится на основе оперирования с числами, представленными в разряднотаналоговой форме. Совокупность уравнений (по числу разрядов в числах) реализуется последовательно за один такт в узлах вычисления итерационных переменных 2, аргументы для вычисления которых представляют сумматоры первой группы 1.1 и второй группы 1.2. 2 ил. сл tsD О ;о 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ДВтоРСК0М CBMQETEllbCTBV (21) 3926495/24-24 (22) 08.07.85 (46) 23.02.87. Бюл. Ф 7 (7 1) Институт проблем моделирования в энергетике АН УССР и Киевский институт гражданской авиации им.

60-летия СССР

{72) А.И. Стасюк, Ф.Е. Лисник, Н.А. Твердохлеб и В.Д.,Бакуменко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 1086426, кл. G 06 F 7/52, 1983.

Стасюк А.И. Однородные многофункциональные матричные процессоры, Киев.:

1983 (Препринт АН УССР, Институт электродинамики, 9 351) с. 13,рис. 3, (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Устройство может быть использовано автономно в специализированных вычислителях или в комплексе

„„SU„,, 1291978 А 1 с большой 3ВМ в качестве функционального расширителя. Целью изобретения является расширение класса решаемых задач за счет возможности вычисления выражений видас =х r z/у.

Устройство содержит сумматоры 1.1 первой группы, сумматоры 1.2 второй группы, узлы 2 формирования итерационных переменных, входы 3,4,5,6 аргументов, выходы 7„, 7 результата. Вычисление производится на основе оперирования с числами, представленными в разрядно-.аналоговой форме.

Совокупность уравнений (по числу разрядов в числах) реализуется последовательно за один такт в узлах вычисления итерационных переменных 2, аргументы для вычисления которых представляют сумматоры первой группы 1.1 и второй группы 1.2. 2 ил.

91978 2 аргумента устройства, входы 6 разрядов второго аргумента устройстна, группу выходов 7 и 7 результата

9 устройства.

Узел формирования итерационных переменных содержит сумматор 8 по модулю два, первый 9.1 и второй 9 ° 2 сумматоры, сумматор-вычитатель 10, вычитатель 11.

Устройство для вычисления зависимости вида

r z ° х

15 работает следующим образом.

Представим выражение (1) н разрядной форме как

v ч ч ч ус1 - r z ° х, (2) 20 разрядные векторы, представляющие

25 собой разрядное изображение с <х

Ч

У (3) На основании выражения (3) эапи45 сываем выражение для определения

1 значения старшего разряда cL искомоч го вектора dВ ) О, 1

d,= при

v 2 -ytt д - V

В =2 g, х+2 Р z+2 у (4) В с 0.

-2 ч t -3 "

2 )", = 2 гг; 2 (3 = 2 гх, lt

В, ), 0

9 v V 1 -1 ч

В, = В, -oL2 у

d. = при

В с

1 12

Изобретение относится к вычислительной технике и может быть приме-нено в автономно специализированных вычислителях или в комплексе в, большой ЭВИ н качестве функционального расширителя.

Целью изобретения является расширение класса решаемых задач за счет возможности вычисления выражения виг z»x да

У

На фиг.1 представлена функциональная схема нычислительного устройства для случая п = 3 (и — разрядность аргументов); на фиг.2 — функциональная схема j-ro узла формирования итерационных переменных (j = 1, ...,п).

Вычислительное устройство содержит сумматоры 1.1 первой группы, сумматоры 1 ° 2 второй группы, узлы 2 формирования итерационных переменных, нход 3 четвертого аргумента устройства, вход 4 первого аргумента устройства, входы 5 разрядов третьего

I разрядные матрицы, представляющие собой разрядные изображения у, r z соответственно.

Представим выражение (2) н развернутом виде

-Л ч 1 - ч „ J

)2 уд.= г 2 z " х +

j-1 3=1 ч и h где се=с с - ...с х = х х ...х

П ч -1) +2 r x ° г

j-II!

1291978

В., О, при В. = В

В; О.

О( (J>!) . ч

-(jwя г)„ ! ч

+2 у +2 P. z — ;2 у;

О (5) 1

Е. = при

О..В,О, 1 при

-i — с(. 2 у, В. 0 !

-(j+!) v -(ji !) -2! „! ()ч 2 У„= 2. )(„+ 2 r к; 2 P„„

-(г.!+!)

+ 2

-(!+2)„

2 р. ч

r x и в общем случае для вычисления каждого последующего значения разряда

Результат вычислений при этом представляется как

В каждом j ì сумматоре первой

t группы сумматоров 1.1 образуется

-(i+ rI значение 2 Р;+, которое поступает на вход второго слагаемого (j+1)-ro сумматора первой группы сумматоров 1.1 со сдвигом на один разряд в сторону младших разрядов.

В каждом j-м сумматоре второй группы сумматоров 1.2 образуется зна-(j+!) ч 35 чение 2 Y. которое поступает

J на вход второго слагаемого (j+1)-го суМматора этой группы со сдвигом на один разряд в сторону младших разрядов.

В каждом j-м узле формирования итерационных переменных формируются на сумматоре-вычитателе 10 и вычитателе

1. 1 значения знаковых разрядов по выраv v жению (5)d.,d.. На выходе вычитателя 11 45 вычисляется значение В,. На выходе

J сумматора 8 по модулю два образуется значение E, . Значения знаковых разv v рядов 0(,d. поступают на выходные шины ,! 50

7, 72 . Значение В, поступает на вход второго слагаемого второго сумматора

9.2 (j+1)-го узла формирования итерационных переменных. Значение F, поступает на управляющий вход сумматора-вычитателя (j+1)-ro узла формирования ите- рационных переменных.

1 ь

Группа выходов d., d,,..., (А,образует группу выходов результата устройства.

I (,, j ) 1 сооответственно как

Вычислительное устройства является однородным, т.е. содержит одинаковые элементы и связи для всех j таких как 1 (j c. n. При j=1 отличие заключается в том, что на вход второго слагаемого второго сумматора

9.2 первого узла формирования итерационных переменных поступает значение нуля, а на управляющий вход сумматора-вычитателя 10 этого узла IIoc тупает сигнал, определяющий режим вычитания.

При j = п не существует связей от сумматора 1.1 первой группы, сумматоров 1.2 второй группы, узла 2 формирования итерационных переменных к следующим соответствующим элементам и узлам.

Формула из обретения

Вычислительное устройство, содержащее первую группу сумматоров,причем вход первого аргумента устройства соединен со сдвигом на 2) разрядов в сторону младших разрядов с входом первого слагаемого j-ro сумматора первой группы (j=l,...,n)

1(n — разрядность аргументов), вход

j-го разряда второго аргумента устройства соединен с входом стробирования первого слагаемого j-го сумматора первой группы, о т л и ч а ющ е е с я тем, что, с целью расширения класса решаемых задач за счет воэможности вычисления выражения виГ Е.Х да о(. = в него дополнительно

1291 978

Составитель С ° Куликов

Редактор Н. Лазаренко Техред И.Попович Корректор С. Черни

Заказ 272/48

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,4 введены вторая группа сумматоров и группа узлов формирования итерационных переменных, причем каждый узел формирования итерационных переменных групп содержит два сумматора, сумматор-вычитатель, вычитатель и сумматор по модулю два, причем вход первого аргумента устройства соединен со сдвигом íà (2j+1) разрядов в сторону младших разрядов с входом первого слагаемого j-ro сумматора второй группы, вход j-ro разряда третьего аргумента устройства соединен с входом стробирования первого слагаемого j-го сумматора второй группы, выходы i-x сумматоров (i=1, п-1) первой и второй групп соединены со сдвигом на один разряд в сторону младших разрядов с входами вторых слагаемых (i+1)-х сумматоров первой и второй групп соответственно, вход четвертого аргумента устройства соединен со сдвигом Hà j разрядов в сторону младших разрядов с входом вычитаемого вычитателя и входом первого слагаемого сумматора-вычитателя j-ro узла формирования итерационных переменных, выходы j-x сумматоров первой и второй групп соединены с входами первых слагаемых соответственно первого и второго сум.маторов j-го узла формирования итерационных переменных, вход j-го разряда третьего аргумента устройства соединен с входом стробирования первого слагаемого второго сумматора

j ãî узла формирования йтерационных переменных, вход j-го разряда второго аргумента устройства соединен с входом стробирования первого слагаемого первого сумматора j-ro узла формирования итерационных переменных, выход второго сумматора j-го узла формирования итерационных переменных соединен с входом второго слагаемого первого сумматора этого

10 узла, выход первого сумматора j-ro узла формирования итерационных переменных соединен с входом второго слагаемого сумматора-вычитателя этого узла, информационный вход и выход

15 .знакового разряда )-го узла формирования итерационных переменных соединены соответственно с входом уменьшаемого и входом стробирования вычитаемого вычитателя этого узла, выхо20 ды знаковых разрядов сумматора-вычитателя и вычитателя j-ro узла формирования итерационных переменных соединены соответственно с первым и вторым входами сумматора по модулю два этого узла, выходы сумматора по модулю два и вычитателю -ro узла формирования итерационных переменных соединены соответственно с входом управления сложением-вычитанием сумо матора-вычитателя H входом второго слагаемого второго сумматора (i+1)-ro узла формирования итерационных переменных, группа выходов знаковых разрядов сумматоров-вычитателей и

35 вычитателей узлов формирования итерационных переменныхгруппы является группой выходов результата устройства.