Устройство для сопряжения эвм с внешними устройствами

 

Изобретение относится к области вычислительной техники и может быть применено в системах управления и контроля быстропротекающих технологических процессов. Целью изобретения является повышение пропускной способности устройства. Цель достигается тем, что в устройство, содержащее блок прерываний, мультиплексор данных, блок шинных формирователей, дешифратор адреса, первый блок дешифрации управляющих сигналов, узел элементов И, регистр состояния, выходной буферный регистр и коммутатор, состояния, введены два регистра обмена с внешними устройствами, коммутатор регистров обмена, второй блок дешифрации управляющих сигналов, блок синхронизации чтения, три узла элементов ИЛИ, дешифратор направления ввода-вывода, дешифратор команду состояния , блок контроля четности,два элемента ИЛИ, два блока приемопередатчиков и формирователь импульса записи. 3 з.п, ф-лы, 6 ил. с S йл

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Qgl (И) цр4 С 06 F 13 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3862545/24-24 (22) 27.02.85 (46) 07,02.87. Бюл. Р 5 (72) В.P.Ида, С.В;Сыроватский и В.П.Вайкунов (53) 681.325(088;8) (56) Авторское свидетельство СССР

М 851388, кл. G 06 F 3/04, 1979.

Авторское свидетельство СССР

В 1252788, кл. С 06 F 13/10, 1984. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С ВНЕШНИИИ УСТРОЙСТВАИИ (57) Изобретение относится к области вычислительной техники и может быть применено в системах управления и контроля быстропротекающих технологических процессов, Целью изобретения является повышение пропускной способности устройства. Цель достигается тем, что в устройство, содерmagee блок прерываний, мультиплексор данных, блок шинных формирователей, дешифратор адреса, первый блок дешифрации управляющих сигналов, узел элементов И, регистр состояния, выходной буферный регистр и коммутатор, состояния, введены два регистра обмена с внешними устройствами, коммутатор регистров обмена, второй блок дешифрации управляющих сигналов, блок синхронизации чтения, три узла элементов ИЛИ, дешифратор направления ввода-вывода, дешифратор команды состояния, блок контроля четности,два элемента ИЛИ, два блока приемопередатчиков и формирователь импульса записи. 3 з.п. A-лы, 6 ил.

128870

Изобретение относится к области вычислительной техники и может быть использовано для сопряжения управляющей микроЭВМ с системами управления и контроля быстропротекающих 5 процессов.

Целью изобретения является повышение пропускной способности устройства. 10

На фиг ° 1 приведена блок-схема устройства; на фиг,2 и 3 — функциональные схемы первого и второго узлов анализа первого блока дешифрации управляющих сигналов; на фиг.4 - Функ-15 циональная схема узла анализа второго блока дешифрации управляющих сигналов; на фиг, 5 и 6 - блок-схемы алгоритмов вывода информации в устройство иэ ЭВМ и обмена ЭВМ с внешними устройствами.

Устройство содержит (фиг, 1) блок

1 шинных формирователей, мультиплексор 2 данных, первый триггер 3 блока прерываний, выходной буферный регистр25

4, дешифратор 5 адреса, первый узел

6 анализа первого блока дешифрации управляющих сигналов, регистр 7 состояния, шинный формирователь 8 блока прерывания, мультиплексор 9 ко- 30 манд первого блока дешифрации управляющих сигналов, регистр 10 прерываний блока прерываний, второй триггер 11 блока прерываний, первый узел

12 элементов ИЛИ, второй узел 13 ана- 35 лиза первого блока дешифрации управляющих сигналов, первый блок 14 при, емопередатчиков коммутатора информации, элемент И 15 блока прерываний, второй блок 16 приемопередатчиков .40 коммутатора информации, дешифратор

17 команды состояния, блок 18 контроля четности, второй узел 19 элементов ИЛИ, первый элемент И 20 второго блока дешифрации управляющих .сигналов, первый элемент ИЛИ 21, первый регистр 22 обмена с внешними устройствами (ВУ), коммутатор 23 регистров обмена, первый триггер 24 управления чтением блока синхронизации чтения, элемент И 25 и второй триггер

26 управления чтением блока синхронизации чтения, третий узел 27 элементов ИЛИ, второй и третий элементы

И 28 и 29 второго блока дешифрации 55 управляющих сигналов, второй элемент ИЛИ 30, элемент ИЛИ 31 блока синхронизации чтения, первый и второй блоки 32 и 33 приемопередатчи9 2 ков, второй регистр 34 обмена с ВУ, формирователь 35 импульса записи, узел

36 элементов И, узел 37 анализа второго блока дешифрации управляющих сигналов, дешифратор 38 направления ввода-вывода, элемент НЕ 39 коммутатора информации, элемент НЕ 40 блока синхронизации чтения, элемент ИЛИ 41 пЕрвого блока дешифрации управляющих сигналов, шинЪ 42 группы выходов запросов прерываний BY, шину 43 данных

ЭВМ, шины 44 — 46 выхода синхронизации ЭВМ для передачи сигналов "Синхронизация активного устройства", "Ввод" и "Вывод", шину 47 входа синхронизации ЭВМ для приема сигнала

"Синхронизация пассивного устройства", шину 48 входа запроса прерывания ЭВМ, шины 49 и 50 данных ВУ, шину 51 выбора ВУ, шину 52 сигнала сопровождения данных при передаче информации в ВУ, шину 53 сигнала разрешения ввода информации от BY и шину 54 сигнала сопровождения данных при вводе информации от ВУ.

Узел 36 анализа содержит элементы

И 56 и 57, триггеры 58 и 59, приемник 60, элемент И 61, дешифратор 62, триггер 63 элементы И 64, ИЛИ-НЕ 65 и 66, ИЛИ 67 и 68, элемент 69 задержки, элементы НЕ 70, ИЛИ 71, передатчик 72 и элементы И 73 (фиг,2)

Узел 37 анализа содержит (фиг ° 3) седьмой триггер 74, генератор 75 импульсов, первый триггер 76, распределитель 77 импульсов, первые элементы И 78 и ИЛИ 79, второй элемент И 80, восьмой, пятый и шестой триггеры 81 — 83, четвертый элемент

И 84, шестой и первый элементы ИЛИ

85 и 86,седьмой элемент И 87, второй элемент ИЛИ 88, четвертый, второй, третий и девятый триггеры

89 — 92, четвертый элемент ИЛИ 93, восьмой и девятый элементы И 94 и

95, пятый элемент ИЛИ 96, элемент

НЕ 97, элементы И-НЕ 98 и 99, пятыф, шестой и третий элементы И 100 — 102 и элементы 103 и 104 задержки.

Узел 13 анализа содержит (фиг.4) первый триггер 105, элементы И-НЕ

106 - 108, элементы И 109-111, элемент ИЛИ 112, третий и второй триггеры 113 и 114. Кроме того, устройство содержит шины 115 — 149 внутренних связей между блоками устройства.

При работе .с системой управления и контроля быстро протекающими про.1288709 цессами устройство выполняет следующие функции: вывод информации в BY, ввод информации от ВУ, обработку прерываний BY.

Устройство работает следующим образом

Вывод информации в BY осуществляется под программным управлением, цикл передачи начинается с установки 1О процессором на шину 43 адреса BY, Через блок 1 адрес поступает на входы дешифратора 5 и узла 6. По старшим разрядам адресного слова дешифратор 5 определяет принадлежность ад-15 реса данному устройству. В случае совпадения адреса с номером, присвоенным устройству, дешифратор 5 вырабатывает сигнал "Разрешение записи", поступающий на разрешающий вход 20 узла 6. При появлении на шине 44 сигнала "Синхронизация активного устройства", выставляемого микроЭВМ в адресном цикле обмена информаций, осуществляется анализ младших разря- 25 дов адресного слова в узле 6, которые используются для выбора направления передачи информации из микроЭВМ. По истечении определенного интервала времени процессор снимает 3g с шины 43 адрес (на этом адресный цикл заканчивается) и выставляет сло во передаваемой информации. Слово информации через блок 1 поступает на вход выходного буферного регистра 4 и на элементы И узла 36. Если информация предназначается для записи в регистр 7, то элементы И узла 36 будут открыты сигналом, поступившим из узла 6 в адресном цикле, и ин- щ формация через элементы ИЛИ узла 12 поступит на вход регистра 7. Запись информации в выходной буферный регистр 4 и в регистр 7 осуществляется под воздействием управляющих сигна- 45 лов узла 6, который запускается сигналом "Вывод", выставляемым микроЭВМ в цикле передачи информации на шину 46. По окончании записи узел 6 выставляет на шину 47 сигнал "Синхронизация пассивного устройства, информируя микроЭВМ об окончании записи. На этом цикл записи заканчивается.

Если информация предназначалась для передачи в ВУ,то микроЭВМ будет теперь обращаться к регистру 7,ожидая команды "Подтверждение приема" или "Повтор передачи".

Рассмотрим процесс формирования этих команд, Узел 6, получив от микроЭВМ сигнал "Вывод", вырабатывает сигнал "Запись в выходной буферный регистр", по которому осуществляется запись информации в выходной буферный регистр 4 и запускается узел

13. Под воздействием управляющих сигналов узла 13 осуществляется заrf пись в регистр 7 кода команды Запись в регистр обмена. информацией (22 или 34)". Код команды устанавливается распайкой соответствующих входов мультиплексора 9 к шинам источника питания. Код команды "Запись в регистр обмена информацией" поступает на дешифратор 17, на выходе которого появляется сигнал, запускающий узел 37.

Запись информации в регистры 22 и

34 осуществляется под воздействием управляющих сигналов узла 37 следующим образом. Сигнал выхода узла 37 поступает на вход элемента И 20,разрешая прохождение импульса записи на синхровход регистра 22. Сигнал с выхода узла 37 поступает также на вход коммутатора 23, подключая выходы регистра 22 к входам блока 18. По завершении промежутка времени, достаточного для записи информации в регистр 22, узел 37 читает состояние выходов блока 18, причем, если информация четна, то вырабатывается сигнал, под воздействием которого узел 13 обеспечивает запись кода

"Подтверждение приема" в регистр 7.

Если информация нечетна, то узел 37 вырабатывает сигнал, под воздействием которого блок 13 обеспечивает запись кода "Повтор передачи" в регистр

7. В зависимости от полученной команды микроЭВМ либо записывает в устройство второе слово передаваемой информации, либо, устранив ошибку в первом слове, повторно записывает его в устройство. Процесс записи второго слова аналогичен описанно му. По окончании записи второго слова (если оно четно) узел 37 вырабатывает импульсный сигнал сопровождения выдаваемой BY информации, выставляемый на шину 52. Запись информации в дешифратор 38 осуществляется аналогично за исключением того, что не-производится ее контроль на четность.

Ввод информации осуществляется следующим образом, МикроЭВМ эаписы8709

5 128 вает в регистр 7 команду "Ввод информации с внешнего устройства".

Код этой команды поступает на дешифратор 17, с выхода которого сигнал в виде перепада из логического ноля в единицу поступает на счетный вход триггера 24 и на вход узла 37. По этому сигналу триггер 24 устанавливает на своем выходе уровень логической единицы, поступающий на вход сброса триггера 26 и через элемент

ИЛИ 31 на управляющие входы блоков

32 и 33, переключая их на передачу информации от BY на регистры 22 и

34, и на шину 53, информируя BY o том, что оно должно выставить данные на шины 50 и 49 данных. Под воздействием этого же сигнала на выходе узла 37 появляется сигнал, включающий коммутатор 23 таким образом, что выход регистра 22 соединяется с входом блока 16.

При работе с быстродействующими

ВУ микроЭВМ, записав в регистр 7 команду Ввод информации с внешнего устройства", постоянно обращается к нему до появления команды "Чтение", ВУ, получив команду на ввод информации в микроЭВМ, выставляет ее на шины 50 и 49.данных и вырабатывает сигнал готовности, поступающий через шину 54 на формирователь 35. Сигнал с формирователя 35 поступает через элементы ИЛИ 21 и 30 на входы регистров 22 и 34, обеспечивая запись в них информации. Кроме того, сигнал с формирователя 35 через элемент НЕ

40 и элементы И 25 поступает на счетный вход триггера 26, который устанавливает на своем прямом выходе уровень логической единицы. Логический ноль с инверсного выхода триггера

26 поступает на вход сброса триггера 24, устанавливая íà его выходе уровень логического ноля. Логическая единица с прямого выхода триггера 26 поступает через элемент ИЛИ 41 на вход блока 14 и через элемент НЕ 39 на входы блоков 16 и 13. Под воздействием этого сигнала информация с выхода коммутатора 23 поступает на входы мультиплексора 2. Узел 13 под воздействием этого сигнала осуществляет запись кода команды "Чтение" в регистр 7.

МикроЭВМ, считав команду "Чтение", обращается по адресу выходного буферного регистра 4. Адресный

40 цикл аналогичен описанному в режиме вывода информации. По окончании адресного цикла микроЭВМ выставляет команду "Ввод", которая, поступая через шину 45, запускает узел 6, осуществляет подключение блока 14 через мультиплексор 2 к блоку 1 и переключение блока 1 в режим передачи информации в микроЭВМ. После выполнения этих операций узел 6 выставляет на шину 47 сигнал "Синхронизация пассивного устройства", информируя микроЭВМ о том, что данные— на шинах 43. По окончании ввода информации в память микроЭВМ снимает с шины 45 сигнал "Ввод". После снятия сигнала "Ввод" узел б вырабатывает сигнал, который, проходя через элемент И 25, устанавливает триггер

26 в исходное состояние, т,е, на его прямом выходе появляется логический ноль. Логический ноль с выхода триггера 24 объединяется с логическим нулем с прямого выхода триггера

26 и через элемент ИЛИ 31 поступает на шину 53, информируя BY о том, что данные занесены в память микроЭВМ.

Одновременно этот же сигнал поступает на блоки 32 и 33, переключая их в направлении передачи из устройства в BY.. По снятии с шины 45 сигнала

"Ввод" узел 6 снимает с шины 47 сигнал "Синхронизация пассивного устройства", переключает блок 1 в направлении передачи информации из микроЭВМ в устройство. Если необходимо считать информацию с регистра 34, то микроЭВМ записывает в регистр 7 ко- . манду Сдвиг", и процесс повторяется.

На этом цикл ввода заканчивается.

При работе с ВУ, требующими значительного времени на подготовку информации для ввода в микроЭВМ, используется система прерываний. В этом режиме микроЭВМ записывает в регистр 7 команду "Включить систему прерываний от регистра состояний". Эта команда через дешифратор 17 регистра состояний переключает триггер 3 в состояние логической единицы на выходе, разрешая тем самым прохождение сигнала через элемент И 15. Далее микроЭВМ записывает в регистр 7 команду на ввод информации, отключается от устройства и продолжает выполнение фоновой программы, ВУ записывает информацию в регистры 22 и 34, при этом в регистр 7 записывается коман1288709 да "Чтение". Через дешифратор 17 и элемент И 15 эта команда записывается в старший разряд регистра 10, с выхода которого через шинный Аормирователь 8 эта команда уже как за- 5 прос на прерывание поступает на шину 48 "Требование прерывания по внешнему событию" и на триггер 3, возвращая его в исходное состояния. МикроЭВМ, получив запрос на прерывание по этой шине, приступает к его обслуживанию. Обслуживание прерывания начинается со считывания информации с регистра 10, МикроЭВМ, определив поступление запроса от регистра 7, приступает к считыванию информации.

Запросы на прерывание от BY поступают на младшие разряды регистра 10 прерываний. Количество BY определяется количеством разрядов регистра 10, Система прерываний работает следующим образом. При поступлении запроса на прерывание от любого из ВУ триггер

11 отключает входы регистра 10 от BY, 25 переводя их в высокоимпедансное состояние. МикроЭВМ приступает к обработке прерывания, считав содержимое регистра 10 и определив тем самым от какого устройства поступил запрос. Выполнив программу, микроЭВМ

30 устанавливает триггер 11 в исходное состояние, записав соответствующую команду в регистр 7.

Алгоритм работы устройства при обмене инАормацией с ЭВМ представлен блок-схемой (фиг,5). Для микроЭВМ все BY представляются как BY с заданным номером и одним регистром данных. Поэтому вывод информации 40 из ЭВМ начинается с определения BY, которому она предназначена, т,е, перед выдачей данных осуществляется зазапись в дешифратор 38 (А2 на Аиг.5) номера ВУ. Затем микроЭВМ обращает- 45 ся к буАерному регистру данных 4 и заносит в него передаваемую инАормацию (АЗ). Далее производится обращение к регистру 7 с целью выяснения запроса на повторную передачу (А4).

Если есть запрос на повторную передачу, то индексу N присваивается значение N + 1 (A5), проверяется на равенство N = 3, в случае выполнения этого равенства ЭВМ выводит сообщение оператору об ошибке передачи (А7), при N 4 3 ЭВМ программно исправляет ошибку (А8) и вновь записывает инАормацию в регистр 4(AÇ), Если запроса на повтор передачи не поступило, то ЭВМ по программе,хранящейся в ОЗУ, проверяет передачу первого или второго слова информации.

При М = 2 вывод информации заканчивается (AS и А9).. Если Y. Ф 2, то выводится второе слово. При вводе инАормации ЭВМ также определяет BY, а затем заносит в регистр 7 команду на ввод информации и приступает к считыванию его содержимого до появления команды Чтение". По полученнии этой команды ЭВМ обращается к регистру 4 и считывает инАормацию.

Таким образом BY для ЭВМ различаются только номерами, а их регистры данных и состояний не различны, т.е. общие.

Устройство (фиг.6), подключенное к каналу микроЭВМ, ожидает установки своего адреса (В2). После того, как ЭВМ обратилась именно к устройству, определяется к какому регистру она обращается (BÇ). Данные операции выполняются с помощью дешиАратора 5 и узла 6. Если ЭВМ установила адрес регистра 4, а не регистра

7 (ВЗ), то под управлением узла 6 осуществляются запись информации в регистр 4 (В4) и запуск узла 13, под управлением которого осуществляется запись в регистр 7 команды "Запись в регистр обмена ин*ормацией с внешними устройствами" (B5). Этой командой осуществляется запуск узла 37, под воздействием сигналов которого осуществляется запись информации в регистры 22 и 34 (В6 и 7) .

Далее осуществляется контроль пе— редаваемой инАормации на четность (В8), т.е. правильность передачи данных из ЭВМ в устройство. Если инАормация нечетна, то узел 37 вырабатывает сигнал, в соответствии с которым узел 13 осуществляет запись команды "Повтор" в регистр 7 (В9).

В этом случае все операции повторяются. Если информация четка, то в случае передачи первого слова информации (В10) осуществляется запись в регистр 7 команды Подтверждение" (В11) и ЭВМ приступает к передаче второго слова. Если информация четна и передавалось второе слово, то устройство сАормирует импульс сопровождения выдаваемой инАормации (В12).

Если выставляется адрес регистра

7, то устройство осуществляет пере8709

35

55

9 128 ход от оператора В3 (фиг.6) к оператору В14 и производится запись выставляемой ЭВМ команды в регистр 7.

Аппаратно осуществляется анализ поступившей команды. Если это команда на ввод информации (В15) то осуществляется переключение триггера 24 (В16), который переключает блоки

32 и 33 на ввод информации из BY в устройство (В17). Далее устройство ожидает поступление от ВУ сигнала сопровождения информации (В19). При поступлении этого сигнала осуществляется переключение триггеров 24 и 26 (В20), которые переключают блоки 14 и 16 на ввод информации из устройства в ЭВМ (B21). Затем устройство ожидает окончания цикла ввода информации в 3BN (В22). По окончании цикла ввода информации

ЭВМ снимет с шины 45.сигнал "Ввод".

При снятии сигнала "Ввод" под управлением узла 6 переключается триггер

26 (В23}, который переключает блоки 14 и 16 в направлении передачи информации из ЭВИ в устройство (B24}, Формула изобретения

1. Устройство для сопряжения 3ВМ с внешними устройствами, содержащее блок шинных формирователей, вход-выход которого подключен к шине данных

Ъ

3ВМ, а выход и информационный вход— соответственно к информационному входу выходного буферного регистра и выходу мультиплексора данных, блок прерываний, группа входов запроса и выход запроса прерывания которого соединены соответственно с выходами запросов прерывания внешних устройств и входом запроса прерывания

ЭВМ а выход вектора прерывания— с первым информационным входом мульЬ типлексора данных > вторым информационнйм входом подключенного к выходу регистра состояния, дешифратор адреса, узел элементов И, коммутатор информации и первый блок дешифрации управляющих сигналов, первый вход и первый — шестой выходы которого соединены соответственно с выходом и входом синхронизации 3ВМ и управляющими входами блока шинных формирователей, выходного буферного регистра, регистра состояния, мультиплексора данных и коммутатора информации, первый информационный вход которого подключен к выходу выходного буфера регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности устройства, в него введены два регистра обмена с внеш5 ними устройствами, коммутатор регистров обмена, второй блок дешифрации управляющих сигналов, блок синхронизации чтения, три узла элементов ИЛИ, дешифратор направления ввода-вывода, дешифратор команды состояния, блок контроля четности, два элемента ИЛИ, два блока приемопередатчиков и фомирователь импульса записи, причем выход первого узла элементов ИЛИ подключен к информационному входу регистра состояния, выходом подключенного к входу дешифратора команды состояния и второму входу первого блока дешифрации управляющих сигналов, третий вход которого соединен с входом дешифратора адреса, информационным входом узла элементов И и выходом блока шин25 ных формирователей, а четвертый вход и седьмой выход — соответственно с выходом дешифратора адреса и первым входом первего узла элементов HJIH вторым входом подключенного к выходу узла элементов И, третий информаци3 онный вход мультиплексора данных соединен с первым выходом коммутатора информации, второй выход которого подключен к информационному входу дешифратора направления ввода-вывода, и первым входом второго и третьего узлов элементов ИЛИ, вторые входы которых подключены соответственно к выходам первого и второго блоков приемопередатчиков, входывыходы которых соединены с шинами данных внешних устройств, а информационные входы — соответственно с выходами первого и второго регистров обмена с внешними устройствами и первым и вторым информационными входами коммутатора регистров обмена, выходом подключенного к входу блока контроля четности и второму информационному входу коммутатора . информации, управляющие входы первого и второго блоков приемопередатчиков подключены к входам разрешения ввода внешних устройств и первому .выходу блока синхронизации чтения, первый и второй входы которого .соединены соответственно с восьмым выходом первого блока дешифрации управляющих сигналов и с первыми входами первого и второго

1288709

12 элементов ИЛИ, и через формирователь импульса записи с выходами сопровождения данных внешних устройств, выход дешифратора направления вводавывода подключен к шине выбора внешних устройств, а разрешающий вход — к первому выходу второго блока дешифрации управляющих сигналрв, второй — пятый выходы которого соединены соответственно с вторыми входами первого и второго элементов

ИЛИ, управляющему входу коммутатора регистров обмена, входам сопровождения данных внешних устройств и пятому входу первого блока дешифрации управляющих сигналов, шестым входом .подключенного к второму выходу блока синхронизации чтения, третий вход которого соединен с первым выходом дешифратора команды состояния и первым входом второго блока дешифрации управляющих сигHBJIoB ° QTopbIM входом соединенного с выходом блока контроля четности, выходы первого, и второго элементов ИЛИ подключены соответственно к синхровходам первого и второго регистров обмена с внешними устройствами, информационные входы которых соединены соответственно с выходами второго и третьего узлов элементов ИЛИ, второй выход дешифратора команды состояния соединен с разрешающим входом блока прерываний.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок синхронизации чтения содержит два триггера управления чтением, элемент И, элемент ИЛИ и элемент НЕ, причем первый и второй входы элемента И соединены соответственно с первым входом блока и через элемент НЕ с вторым входом блока, первый и второй входы элемента ИЛИ соединены соответственно с прямыми выходами первого и второго триггеров управления чтением, а выход — с первым выходом блока, счетные входы первого и второго триггеров управления чтением подключены соответственно к третьему входу блока и выходу элемента И, прямой выход второго триггера управления чтением соединен с вторым выходом блока, а инверсный выход и вход сброса — соответственно с входом сброса и инверсным входом первого триггера управления чтением.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что первый блок дешифрации управляющих сигналов содержит два узла анализа, мультиплексор и элемент ИЛИ, причем первый и второй входы первого узла анализа являются соответственно четвертым и третьим входами блока, а третий, чет- вертый и пятый входы образуют первый вход блока, группа адресно-информационных входов мультиплексора подключена к первому выходу. второго узла анализа, первым входом подключенного к выходу элемента ИЛИ и шестому выходу блока, второй и третий входы второго узла анализа и первый вход элемента ИЛИ образуют пятый вход блока, второй вход элемента ИЛИ является шестым входом блока, первый и второй выходы первого узла анализа соединены соответственно с четвертым входом второго узла анализа и третьим . выходом блока и с первым выходом блока, а третий и четвертый выходы — со25 ответственно с пятым входом второго узла анализа и вторым выходом блока, второй выход второго узла анализа подключен к четвертому выходу блока, шестой вход — к выходу мультиплексо30 ра и седьмому выходу блока, а седьмой и восьмой входы — соответственно к второму входу блока и к пятому выходу первого узла анализа, пятый, шестой и седьмой входы которого

55 образуют пятый выход блока, а восьмой выход является восьмым выходом блока, причем первый узел анализа содержит пять элементов И, четыре триггера, дешифратор, группу приемников, три элемента ИЛИ, два элемента ИЛИ-НЕ, передатчик, элемент НЕ и элемент задержки, причем синхровходы первоготретьего триггеров подключены к выходу четвертого триггера, а выходы— к группе входов дешифратора, выходы первого, второго и третьего элементов И соединены соответственно с ин*ормационными входами второго и третьего триггеров и входами сброса четвертого триггера, первый, второй и третий входы четвертого элемента Исоединены соответственно с первым, вторым и третьим выходами дешифратора, а выход — с первым входом первого элемента ИЛИ, входы первого, второга и третьего приемников группы являются соответственно третьим, четвертым и пятым входами первого узла анализа, выход первого приемника

1288709.

14 группы соединен с первыми входами третьего элемента И и первого и второго элементов ИЛИ-НЕ, выходы которых являются соответственно первым и третьим выходами первого узла анализа, выход второго приемника группы соединен с вторым входом третьего элемента И, вторым входом первого и первым входом второго элементов ИЛИ, выходы которых являются соответствен-10 но четвертым и восьмым выходами первого узла анализа, выход третьего приемника группы соединен с синхровходом четвертого триггера, первые входы первого, второгд и пятого элементов И образуют второй вход первого узла анализа, информационный вход первого триггера соединен с выходом пятого элемента И, второй вход которого подключен к вторым входам второго элемента И и первому входу первого узла анализа, первый, второй и третий выходы дешифратора и выход передатчика являются соответственно пятым, седьмым, шестым и вторым вы25 ходами первого узла анализа, вторые входы второго и первого элементов

ИЛИ-НЕ соединены соответственно с вторым и первым выходами дешифратора, а выходы — соответственно с первым входом третьего элемента ИЛИ и через элемент задержки с вторым входом третьего элемента ИЛИ, выходом и третьим входом подключенного соот1 ветственно к входу передатчика и че- 35 рез элемент НŠ— к выходу первого элемента ИЛИ, второй вход второго элемента ИЛИ соединен с первым выходом дешифратора, причем второй узел анализа содержит три триггера, входы сброса и синхровходы которых образуют соответственно седьмой и первый— третий входы второго узла анализа, три элемента И-НЕ, выходы которых образуют первый выход второго узла 45 анализа, три элемента И и элемент

ИЛИ, первый, второй и третий входы которого подключены соответственно к выходам первого — третьего элементов И, первые входы первых элемен- 50 тов И-НЕ и И соединены соответственно с выходами первого и второго триггеров, первые входы вторых элементов И-HE и И соединены соответственно с инверсным и прямым выхо-дами второго триггера, второй вход первого и первый и второй входы третьего элемента И-HF. соединены соответственно с инверсным выходом третьего триггера и выходами первого и второго триггеров, второй вход второго элемента И-HE четвертый и пятый входы и выход элемента ИЛИ являются соответственно восьмым, четвертым и пятым входами и вторым выходом второго узла анализа, вторые входы первого и второго элементов И и первый и второй входы третьего элемента

И образуют шестой вход второго узла анализа.

4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что второй блок дешифрации управляющих сигналов содержит узел анализа и три элемента

И, выходы которых являются соответственно вторым, третьим и йервым входами блока, первый, второй и третий — пятый входы узла анализа образуют соответственно второй и пер-вый входы блока, второй, третий и

-.четвертый выходы подключены соответ- ственно к первым входам первого— третьего элементов И, пятый — седьмой входы узла анализа образуют шестой выход блока, а восьмой выход соединен с вторыми входами первого— третьего элементов И, причем узел анализа содержит девять триггеров, девять элементов И, шесть элементов

ИЛИ, генератор импульсов, два элемента задержки, распределитель импульсов, два элемента И-НЕ и элемент HF, причем тактовый и разрешающий входы распределителя импульсов, подключены соответственно к выходам генератора импульсов и первого триггера, вход сброса которого соединен с третьим входом узла анализа, первый выход распределителя импульсов подключен к первым входам первого и второго элементов ИЛИ, выходами соединенных соответственно с синхровходами второго и третьего триггеров, и через первый элемент задержки — с синхровходом четвертого триггера, прямой выход которого подключен к первому входу третьего элемента ИЛИ, вторым входом подключенного к выходу первого элемента И, первый вход которого соединен с первым входом второго элемента И и выходом четвертого элемента ИЛИ, .первым и вторым входами подключенного соответственно к выходам второго и третьего триггеров, выходы которых, второй выход распределителя импульсов, прямые выходы четвертого — ше15

12887 стого триггеров и выходы пятого элемента ИЛИ и третьего элемента И являются соответственно вторым, третьим, восьмым, первым, пятым, шестым четвертым и седьмым выходами узла анализа, информационные входы пятого и шестого. триггеров соединены соответственно с выходами третьего элемента ИЛИ и второго элемента И,синхровходы — с третьим выходом распределителя импульсов, а входы сброса— с третьим входом узла анализа и через второй элемент задержки — с син.хровходом первого триггера, установоч+ ,иый вход и вход сброса седьмого триг-< . гера соединены соответственно с инверсными выходами шестого и пятого триг. геров, а прямой выход — с первым входом шестого элемента ИЛИ, вторым и третьим входами подключенного соответственно к прямому выходу четвертого триггера и четвертого элемента И, первый и второй входы которого соединены соответственно с прямыми выходами восьмого и девятого триггеров, входы сброса которых подключены к выходу элемента НЕ и первым входам пятого и шестого элементов И, выхо- . дами соединенных соответственно с входами сброса второго и третьего триггеров, а вторыми входами — соответственно с выходами нервого и вто- рого элементов И-НЕ, первые входы которых соединены соответственно с выходами третьего и второго триггеров, 35 информационный вход второго триггера ,подключен к выходу шестого элемента

09 16

ИЛИ, четвертый вход которого соединен с выходом третьего триггера, информационным входом подключенного к выходу седьмого элемента И, первый вход которого соединен с выходом второго триггера, а второй и третий вхо ды — соответственно с инверсными выходами седьмого и девятого триггеров, первые входы восьмого и девятого элементов И соединены с прямым выходом пятого триггера, вторые входы — соответственно с прямым и инверсным выходами девятого триггера, третьи входы — соответственно с выходами второго и третьего триггеров, а выход — соответственно с первым и вторым входами пятого элемента ИЛИ, первый вход третьего элемента И подключен к выходу третьего триггера, а второй вход — к вторым входам первого элемента И-НЕ и второго элемента ИЛИ и к четвертому входу узла анализа, инверсный выход и вход установки восьмого триггера соединен соответственно с информационным входом и инверсным выходом четвертого триггера, входом сброса соединенного с выходом элемента НЕ, подключенного входом к четвертому входу узла анализа, вторые входы первого элемента ИЛИ и второго элемента И-НЕ соединены с пятым входом узла анализа, синхровход девятого триггера соединен с четвертым входом узла анализа, вторые входы первого и второго элементов Исоединены соответственно с первыми вторымвходами узла анализа, 1288709

1288709

142

14Â

190

1288709

1288709

Фиаб

Составитель В.Вертлиб

Редактор Л.Гратилло Техред,Л.Олейник Корректор А,Зимокосов !

Заказ 7810/48 Тирах 673 Подписное

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4